探索DS90C241和DS90C124：5 - 35MHz DC平衡24位FPD - Link II串行器與解串器

在電子設計領域，數(shù)據(jù)傳輸?shù)母咝院头€(wěn)定性一直是我們關注的重點。今天，我們來深入探討一下德州儀器（TI）的DS90C241和DS90C124芯片組，這是一款適用于5 - 35MHz時鐘頻率的DC平衡24位FPD - Link II串行器與解串器，在汽車顯示和遠程攝像等應用中具有出色的表現(xiàn)。

文件下載：ds90c124.pdf

1. 特性亮點

1.1 數(shù)據(jù)傳輸與時鐘嵌入

該芯片組支持5 - 35MHz的時鐘嵌入和DC平衡的24:1及1:24數(shù)據(jù)傳輸，能夠將24位并行總線轉換為帶有嵌入時鐘信息的LVDS串行流，有效解決了并行數(shù)據(jù)和時鐘路徑之間的偏斜問題，簡化了數(shù)據(jù)傳輸。

1.2 預加重功能

用戶可通過LVDS輸出端的外部電阻選擇預加重驅動能力，增強信號在長距離傳輸中的強度，最多可驅動10米的屏蔽雙絞線電纜。

1.3 時鐘邊緣選擇

在發(fā)射器和接收器上，用戶都可以選擇并行數(shù)據(jù)的時鐘邊緣，增加了設計的靈活性。

1.4 其他特性

內部DC平衡編碼和解碼支持AC耦合接口，無需外部編碼；發(fā)射器和接收器都有獨立的電源控制；接收器具有嵌入式時鐘CDR，無需外部參考時鐘源；還具備LOCK輸出標志確保接收器端的數(shù)據(jù)完整性等。

2. 應用場景

2.1 汽車領域

廣泛應用于汽車中央信息顯示屏、汽車儀表盤顯示屏、汽車平視顯示器以及基于遠程攝像頭的駕駛員輔助系統(tǒng)等。

2.2 其他場景

適用于需要長距離、高速數(shù)據(jù)傳輸?shù)膱鼍埃?a href="http://m.brongaenegriffin.com/v/tag/204/" target="_blank">工業(yè)控制、安防監(jiān)控等。

3. 詳細規(guī)格

3.1 絕對最大額定值

包括電源電壓、輸入輸出電壓、LVDS接收器輸入電壓、LVDS驅動器輸出電壓等的最大額定值，使用時需嚴格遵守，避免設備損壞。

3.2 ESD額定值

具備較高的ESD耐受性，如人體模型（HBM）可達±8000V，能有效抵抗靜電放電對設備的影響。

3.3 推薦工作條件

電源電壓推薦在3 - 3.6V之間，時鐘頻率為5 - 35MHz，工作溫度范圍為 - 40°C至105°C。

3.4 電氣特性

涵蓋LVCMOS和LVTTL的直流規(guī)格、LVDS的直流規(guī)格、串行器和解串器的電源電流等參數(shù)，為電路設計提供了詳細的參考。

3.5 開關特性

包括串行器和解串器的各種切換時間、延遲時間等，這些參數(shù)對于確保數(shù)據(jù)傳輸?shù)臏蚀_性和及時性至關重要。

4. 功能描述

4.1 初始化和鎖定機制

在數(shù)據(jù)傳輸前，需要對串行器和解串器的PLL進行同步初始化。串行器鎖定輸入時鐘源后，解串器再與之同步，當解串器的CDR鎖定嵌入式時鐘時，LOCK引腳置高，輸出有效數(shù)據(jù)。

4.2 數(shù)據(jù)傳輸

數(shù)據(jù)通過TCLK輸入到串行器，可通過TRFB引腳選擇時鐘邊沿。串行器輸出的LVDS信號包含24位數(shù)據(jù)和4位控制位，以28倍TCLK頻率傳輸。解串器提取嵌入式時鐘信息，恢復時鐘和數(shù)據(jù)。

4.3 重新同步

如果解串器失去鎖定，會自動嘗試重新鎖定，通過監(jiān)測時鐘信息和驗證數(shù)據(jù)完整性來恢復正常工作。

4.4 預加重功能

通過在PRE引腳連接外部電阻來啟用預加重功能，可補償長距離或有損傳輸介質的影響，提高信號質量。但預加重的強度需要根據(jù)具體應用進行調整，避免過度預加重帶來的問題。

4.5 AC耦合和端接

支持AC耦合互連，通過在LVDS信號路徑中插入外部AC耦合電容實現(xiàn)。解串器輸入級設計為AC耦合，提供內置AC偏置網(wǎng)絡。接收器端接有多種選擇，可根據(jù)不同的應用場景和噪聲環(huán)境進行選擇。

5. 典型應用

5.1 顯示應用

適用于主機（圖形處理器）和顯示器之間的接口，支持18位色深（RGB666）和高達800×480的顯示格式。

5.2 典型電路設計

在典型應用中，LVDS輸出使用100Ω端接和100nF耦合電容，旁路電容靠近電源引腳放置。通過系統(tǒng)GPO控制TPWDNB和RPWDNB引腳，實現(xiàn)電源管理。

5.3 設計要點

• 電源供應：使用薄電介質的電源和接地層，減少電源噪聲。外部旁路電容選擇RF陶瓷和鉭電解電容，注意電容的放置和參數(shù)選擇。
• 布局設計：采用至少四層板，將LVCMOS信號與LVDS線路分開，使用緊密耦合的100Ω差分線進行LVDS互連，減少噪聲干擾。
• 噪聲裕度：考慮各種因素對解串器噪聲裕度的影響，如串行器的TCLK抖動、電源噪聲，傳輸介質的ISI和VCM噪聲，解串器的電源噪聲等。
• 傳輸介質：可采用PCB走線或雙絞線電纜進行傳輸，確保傳輸介質兩端的端接匹配。
• 實時插拔：支持實時插拔應用，解串器能夠在實時插入事件中自動鎖定隨機數(shù)據(jù)。

6. 總結

DS90C241和DS90C124芯片組為我們提供了一種高效、可靠的24位數(shù)據(jù)傳輸解決方案。其豐富的特性和廣泛的應用場景，使其在汽車電子、工業(yè)控制等領域具有很大的優(yōu)勢。在設計過程中，我們需要充分考慮其規(guī)格參數(shù)、功能特點和應用要求，合理進行電路設計和布局，以確保系統(tǒng)的穩(wěn)定性和性能。大家在實際應用中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。