PCI2050B PCI-to-PCI Bridge：高性能連接解決方案

引言

在當(dāng)今的電子系統(tǒng)設(shè)計(jì)中，PCI總線的應(yīng)用極為廣泛。而PCI-to-PCI橋接器作為連接不同PCI總線的關(guān)鍵組件，對(duì)于提升系統(tǒng)性能和擴(kuò)展系統(tǒng)功能起著至關(guān)重要的作用。今天，我們就來深入探討一下德州儀器（TI）的PCI2050B PCI-to-PCI橋接器，看看它有哪些獨(dú)特的特性和優(yōu)勢(shì)。

文件下載：PCI2050BIPDV.pdf

產(chǎn)品概述

PCI2050B是一款符合PCI本地總線規(guī)范和PCI-to-PCI橋接規(guī)范的高性能橋接器。它能夠在兩條最高運(yùn)行頻率為66 MHz的32位PCI總線之間提供高效連接，支持主設(shè)備與目標(biāo)設(shè)備之間的事務(wù)處理，并且允許在兩條總線上同時(shí)進(jìn)行橋接事務(wù)。其核心邏輯采用3.3 V供電，有效降低了系統(tǒng)功耗。

主要特性

1. 雙32位、66-MHz PCI總線：支持高速數(shù)據(jù)傳輸，滿足現(xiàn)代系統(tǒng)對(duì)數(shù)據(jù)吞吐量的要求。
2. 3.3-V核心邏輯與通用PCI接口：兼容3.3-V和5-V的PCI信號(hào)環(huán)境，增強(qiáng)了產(chǎn)品的通用性。
3. 內(nèi)部兩級(jí)仲裁：為多達(dá)九個(gè)二級(jí)總線主設(shè)備提供仲裁支持，同時(shí)也支持外部二級(jí)總線仲裁器，提高了總線的使用效率。
4. 十個(gè)二級(jí)PCI時(shí)鐘輸出：為二級(jí)總線設(shè)備提供穩(wěn)定的時(shí)鐘信號(hào)。
5. 獨(dú)立讀寫緩沖區(qū)：每個(gè)方向都有獨(dú)立的讀寫緩沖區(qū)，確保數(shù)據(jù)傳輸?shù)牧鲿承浴?/li>
6. 突發(fā)數(shù)據(jù)傳輸：采用流水線架構(gòu)，實(shí)現(xiàn)雙向的最大數(shù)據(jù)吞吐量。
7. 寫合并功能：默認(rèn)開啟，可將連續(xù)的內(nèi)存寫事務(wù)合并為單個(gè)突發(fā)事務(wù)，提升數(shù)據(jù)傳輸效率。
8. 延遲事務(wù)支持：每個(gè)方向最多支持三個(gè)延遲事務(wù)，符合PCI本地總線規(guī)范。
9. CompactPCI熱插拔功能：適用于多功能緊湊型PCI卡，支持熱插拔操作，方便系統(tǒng)的維護(hù)和擴(kuò)展。

終端描述

PCI2050B有四種封裝形式，分別是257引腳的GHK/ZHK MicroStar BGA?封裝、208引腳的PDV封裝和208引腳的PPM封裝。文檔中詳細(xì)列出了不同封裝下的信號(hào)名稱和引腳編號(hào)，方便工程師進(jìn)行設(shè)計(jì)參考。同時(shí)，還按照功能對(duì)終端進(jìn)行了分組，如PCI系統(tǒng)功能和電源供應(yīng)功能等，便于工程師進(jìn)行系統(tǒng)設(shè)計(jì)。

特性與協(xié)議描述

寫合并

PCI2050B支持上下游事務(wù)的寫合并功能。該功能可以將連續(xù)的內(nèi)存寫事務(wù)合并為單個(gè)突發(fā)事務(wù)，前提是下一個(gè)內(nèi)存寫事務(wù)的地址是前一個(gè)事務(wù)最后一個(gè)雙字地址的下一個(gè)連續(xù)地址。默認(rèn)情況下，寫合并功能在電源復(fù)位時(shí)開啟，也可以通過設(shè)置TI診斷寄存器的第0位來禁用。

66-MHz操作

該橋接器支持兩條最高頻率為66 MHz的32位PCI總線。要啟用66-MHz操作，需要將CONFIG66引腳拉高，同時(shí)P_M66ENA和S_M66ENA信號(hào)也需要相應(yīng)設(shè)置。支持的頻率組合包括66-MHz主總線和66-MHz二級(jí)總線、66-MHz主總線和33-MHz二級(jí)總線、33-MHz主總線和33-MHz二級(jí)總線，但不支持33-MHz主總線和66-MHz二級(jí)總線的組合。

PCI命令

橋接器作為PCI目標(biāo)設(shè)備，根據(jù)內(nèi)部寄存器設(shè)置和地址階段的解碼來響應(yīng)PCI總線周期。文檔中列出了有效的PCI總線周期及其在命令/字節(jié)使能（C/BE）總線上的編碼，方便工程師進(jìn)行命令配置。

配置周期

PCI本地總線規(guī)范定義了兩種類型的PCI配置讀寫周期：類型0和類型1。橋接器對(duì)這兩種類型的周期進(jìn)行不同的解碼。當(dāng)橋接器處理類型1配置周期時(shí)，如果總線號(hào)等于其二級(jí)總線號(hào)，則將其轉(zhuǎn)換為類型0配置周期；如果總線號(hào)大于二級(jí)總線號(hào)但小于或等于其從屬總線號(hào)，則將其作為類型1配置周期轉(zhuǎn)發(fā)。

特殊周期生成

橋接器可以通過類型1周期轉(zhuǎn)換在兩條總線上生成特殊周期。當(dāng)類型1配置周期的總線號(hào)字段與橋接器的二級(jí)總線號(hào)匹配，設(shè)備號(hào)字段為1Fh，功能號(hào)字段為07h時(shí)，橋接器會(huì)在二級(jí)總線上生成一個(gè)特殊周期。

二級(jí)時(shí)鐘

PCI2050B提供十個(gè)二級(jí)時(shí)鐘輸出（S_CLKOUT[0:9]），其中九個(gè)用于為二級(jí)設(shè)備提供時(shí)鐘，第十個(gè)時(shí)鐘需要路由回PCI2050B的S_CLK輸入，以確保所有二級(jí)總線設(shè)備看到相同的時(shí)鐘。

總線仲裁

橋接器實(shí)現(xiàn)了主PCI總線仲裁的總線請(qǐng)求（P_REQ）和總線授予（P_GNT）引腳，以及九個(gè)二級(jí)總線請(qǐng)求和九個(gè)二級(jí)總線授予引腳。內(nèi)部采用兩級(jí)旋轉(zhuǎn)仲裁方案，橋接器默認(rèn)處于最高優(yōu)先級(jí)。同時(shí)，也支持外部二級(jí)總線仲裁。

系統(tǒng)錯(cuò)誤處理

橋接器可以根據(jù)P_SERR事件禁用寄存器和P_SERR狀態(tài)寄存器的設(shè)置，對(duì)各種錯(cuò)誤條件進(jìn)行SERR信號(hào)的啟用或禁用。默認(rèn)情況下，橋接器不會(huì)發(fā)出SERR信號(hào)，但可以通過設(shè)置命令寄存器的第8位來啟用。

奇偶校驗(yàn)處理和奇偶校驗(yàn)錯(cuò)誤報(bào)告

在轉(zhuǎn)發(fā)事務(wù)時(shí)，橋接器會(huì)盡可能保持?jǐn)?shù)據(jù)奇偶校驗(yàn)條件不變，以便主設(shè)備和目標(biāo)設(shè)備處理錯(cuò)誤條件。當(dāng)檢測(cè)到地址奇偶校驗(yàn)錯(cuò)誤或數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤時(shí)，橋接器會(huì)根據(jù)命令寄存器的設(shè)置發(fā)出相應(yīng)的錯(cuò)誤信號(hào)。

主設(shè)備和目標(biāo)設(shè)備中止處理

當(dāng)橋接器在寫突發(fā)期間收到目標(biāo)中止時(shí)，會(huì)在發(fā)起總線上發(fā)出目標(biāo)中止信號(hào)；在讀突發(fā)期間收到目標(biāo)中止時(shí)，會(huì)提供所有有效數(shù)據(jù)并斷開連接。主設(shè)備和目標(biāo)設(shè)備的中止報(bào)告遵循PCI-to-PCI橋接規(guī)范。

丟棄定時(shí)器

橋接器可以在總線主設(shè)備在2^10或2^15個(gè)PCI時(shí)鐘（分別約為30 μs和993 μs）內(nèi)未重復(fù)請(qǐng)求時(shí)，丟棄已完成的延遲事務(wù)的數(shù)據(jù)或狀態(tài)。默認(rèn)情況下，丟棄定時(shí)器設(shè)置為2^15個(gè)時(shí)鐘，但可以通過設(shè)置橋接控制寄存器的第9位來將其設(shè)置為2^10個(gè)時(shí)鐘。

延遲事務(wù)

橋接器支持PCI本地總線規(guī)范中定義的延遲事務(wù)。一個(gè)延遲事務(wù)包括發(fā)起設(shè)備發(fā)出請(qǐng)求、目標(biāo)設(shè)備在目標(biāo)總線上完成請(qǐng)求并向發(fā)起設(shè)備發(fā)出完成信號(hào)、發(fā)起設(shè)備在發(fā)起總線上完成請(qǐng)求三個(gè)階段。橋接器作為目標(biāo)設(shè)備時(shí)，如果處理請(qǐng)求的時(shí)間超過16個(gè)時(shí)鐘，則會(huì)發(fā)出重試信號(hào)，要求發(fā)起設(shè)備稍后重試。

模式選擇

通過MS0和MS1引腳可以選擇不同的工作模式，包括CompactPCI熱插拔友好模式、CompactPCI熱插拔禁用模式和Intel兼容模式。

CompactPCI熱插拔支持

PCI2050B支持CompactPCI熱插拔功能，具備異步復(fù)位、預(yù)充電電壓容忍等特性。提供HS_ENUM、HS_SWITCH和HS_LED三個(gè)終端，用于支持熱插拔操作。

JTAG支持

橋接器實(shí)現(xiàn)了基于IEEE標(biāo)準(zhǔn)1149.1的JTAG測(cè)試端口，支持EXTEST、BYPASS、SAMPLE等JTAG指令，方便進(jìn)行邊界掃描測(cè)試。

GPIO接口

PCI2050B實(shí)現(xiàn)了一個(gè)四終端的通用I/O接口，除了作為通用I/O接口外，還可以讀取二級(jí)時(shí)鐘掩碼并停止橋接器接受I/O和內(nèi)存事務(wù)。

PCI電源管理

遵循PCI電源管理規(guī)范，PCI2050B的PCI總線和PCI功能可以分配為四個(gè)軟件可見的電源管理狀態(tài)，實(shí)現(xiàn)不同程度的節(jié)能。在低功耗狀態(tài)下，橋接器的操作會(huì)受到一定限制，但仍能接受類型0配置周期。

橋接器配置頭

PCI2050B的配置頭符合PCI-to-PCI橋接規(guī)范（修訂版1.1），包含多個(gè)寄存器，如廠商ID寄存器、設(shè)備ID寄存器、命令寄存器、狀態(tài)寄存器等。這些寄存器為工程師提供了對(duì)橋接器的詳細(xì)配置和狀態(tài)監(jiān)控功能。

部分重要寄存器

1. 廠商ID寄存器：由PCI特殊興趣小組（SIG）分配，標(biāo)識(shí)TI為該設(shè)備的制造商。
2. 命令寄存器：提供對(duì)橋接器與主PCI總線接口的控制，包括系統(tǒng)錯(cuò)誤（ERR）啟用、奇偶校驗(yàn)錯(cuò)誤響應(yīng)啟用等功能。
3. 狀態(tài)寄存器：向主機(jī)系統(tǒng)提供設(shè)備信息，如檢測(cè)到的奇偶校驗(yàn)錯(cuò)誤、發(fā)出的系統(tǒng)錯(cuò)誤等。
4. 橋接控制寄存器：為二級(jí)接口提供與命令寄存器類似的控制功能，部分位會(huì)影響兩個(gè)接口的操作。

擴(kuò)展寄存器

TI擴(kuò)展寄存器（40h - FFh）為標(biāo)準(zhǔn)PCI-to-PCI橋接器增加了靈活性和性能優(yōu)勢(shì)。這些寄存器可以通過配置讀寫進(jìn)行訪問，包括芯片控制寄存器、擴(kuò)展診斷寄存器、仲裁器控制寄存器等。

部分?jǐn)U展寄存器功能

1. 芯片控制寄存器：控制某些PCI事務(wù)的功能，如I/O和內(nèi)存周期的事務(wù)轉(zhuǎn)發(fā)控制、內(nèi)存讀預(yù)取等。
2. 擴(kuò)展診斷寄存器：用于復(fù)位PCI2050B橋接器和二級(jí)總線。
3. 仲裁器控制寄存器：用于橋接器內(nèi)部仲裁，采用兩級(jí)旋轉(zhuǎn)仲裁方案。
4. P_SERR事件禁用寄存器：?jiǎn)⒂没蚪弥鹘涌谏系腟ERR事件。

電氣特性

文檔詳細(xì)列出了PCI2050B在不同工作溫度范圍內(nèi)的絕對(duì)最大額定值、推薦工作條件、電氣特性以及66-MHz PCI時(shí)鐘信號(hào)的AC參數(shù)和信號(hào)時(shí)序等信息。工程師在設(shè)計(jì)過程中需要嚴(yán)格遵循這些參數(shù)要求，以確保設(shè)備的正常運(yùn)行。

機(jī)械數(shù)據(jù)

PCI2050B有多種封裝形式，文檔提供了GHK、PDV、PPM和ZHK封裝的機(jī)械尺寸圖，方便工程師進(jìn)行PCB設(shè)計(jì)和布局。

總結(jié)

PCI2050B PCI-to-PCI橋接器以其豐富的功能和高性能的特性，為PCI總線系統(tǒng)的設(shè)計(jì)提供了一個(gè)優(yōu)秀的解決方案。無論是在數(shù)據(jù)吞吐量、總線仲裁、錯(cuò)誤處理還是電源管理等方面，都表現(xiàn)出色。工程師在使用該產(chǎn)品時(shí)，需要仔細(xì)研讀文檔，根據(jù)實(shí)際需求進(jìn)行合理的配置和設(shè)計(jì)，以充分發(fā)揮其優(yōu)勢(shì)。你在使用PCI2050B或類似橋接器的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。