chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

鎖存器中的時間借用概念與靜態(tài)時序分析

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2025-12-31 15:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對于基于鎖存器的設(shè)計,靜態(tài)時序分析會應(yīng)用一個稱為時間借用的概念。本篇博文解釋了時間借用的概念,若您的設(shè)計中包含鎖存器且時序報告中存在時間借用,即可適用此概念。

隨后,本文進一步解釋靜態(tài)時序分析 (STA) 工具如何應(yīng)用這個概念。

假設(shè)時鐘周期為 10 且占空比為 50%:

5b49e43e-e182-11f0-8c8f-92fbcf53809c.png

另假設(shè)存在如下簡單電路:

5babf782-e182-11f0-8c8f-92fbcf53809c.png

為便于理解,假設(shè)每個觸發(fā)器的建立時間和保持時間均為“0”。同時,假設(shè)時鐘偏差和時鐘延遲均為“0”。

在 0 時從 F1 發(fā)送的數(shù)據(jù)會在 10 時被 F2 采樣。因此,如果數(shù)據(jù)在 10 之后到達 F2,則 F2 將無法捕獲正確的數(shù)據(jù)。同樣,從 F2 發(fā)送的數(shù)據(jù)有 10 個時間單位到達 F3,并在下一個時鐘沿被 F3 采樣。

現(xiàn)在我們用鎖存器 L2 替換 F2,其中鎖存器的“門控”由同一時鐘線驅(qū)動:

5c176760-e182-11f0-8c8f-92fbcf53809c.png

先來理解時間借用的概念,稍后再對基于鎖存器的設(shè)計進行實際的靜態(tài)時序分析。

對于從 F1 發(fā)送的數(shù)據(jù):

如果該數(shù)據(jù)稍早于 10 時到達鎖存器輸入,則會在鎖存器的 D 管腳處等待。這與 F2 表現(xiàn)出的行為類似。

但當數(shù)據(jù)在 10 時之后到達 L2 時會發(fā)生什么? L2 在 10 到 15 的時間段內(nèi)是“透明”。因此,即使數(shù)據(jù)在 10 之后到達 L2,只要數(shù)據(jù)在 15 之前到達 L2,L2 就能夠使用它。

例如,如果數(shù)據(jù)在 12 時到達 L2,這意味著鎖存器提供了(相對于觸發(fā)器)2 個時間單位的優(yōu)勢。

在此示例中,L2 能夠提供的最大優(yōu)勢是 5 個時間單位。現(xiàn)在來看看從 L2 到 F3 的路徑。數(shù)據(jù)在 12 時從 L2 輸出,并將在 20 時被 F3 采樣。因此,從 L2 到 F3 的路徑只獲得 8 個時間單位。

在包含全部觸發(fā)器的電路中,第二條路徑有 10 個時間單位。然而在這個電路中,它少了 2 個時間單位。

本質(zhì)上:

饋入鎖存器的路徑獲得了額外的 2 個時間單位。因此,鎖存器之后的路徑不得不從其份額(10 個時間單位)中“讓出”這 2 個時間單位。換言之:饋入鎖存器的路徑從鎖存器之后的路徑“借用”了 2 個時間單位。

因此,饋入鎖存器的路徑可以從后續(xù)路徑借用額外的時間(相當于鎖存器透明的時間)。然而,實際借用的時間不一定就是可以借用的全部時間。實際借用的時間是路徑滿足時序所需的最小值(受限于鎖存器透明時間的最大限制)。

對于所述示例:

可以借用的時間量 = 5 個時間單位。

實際借用的時間量 = 2 個時間單位。

除了默認可用的時間外,還額外使用了 2 個時間單位來滿足時序。

現(xiàn)在我們理解了在鎖存器場景下的時間借用概念,接下來看看 STA 工具如何對基于鎖存器的設(shè)計進行時序分析。

對于在 0 時由 F1 觸發(fā)的數(shù)據(jù)而言:

L2 在 0 到 5 的持續(xù)時間內(nèi)是開放的。這是 L2 可以捕獲數(shù)據(jù)的窗口。因此,在 0 時從 F1 發(fā)送的數(shù)據(jù)可以在 0 到 5 期間被 L2 捕獲。

對于建立時間分析:

- 0 會被視為 L2 的捕獲沿,借用容量為 5。

STA 工具會執(zhí)行以下操作:在 0 時發(fā)送并在 0 時捕獲,附加借用容量為 5。就 L2 到 F3 的路徑而言:在 0 時發(fā)送,在 10 時于 F3 處被捕獲。因此,從 F1 到 F3 的路徑為 10,其中最多 5 個時間單位在 L2 之前可用,其余則在 L2 之后可用。

現(xiàn)在來看看保持時間分析:

對于保持時間分析,我們希望確保數(shù)據(jù)不會在前一個周期內(nèi)被捕獲。由 F1 在 0 時發(fā)送的數(shù)據(jù)可以在 0-5 期間被 L2 捕獲?;蛘哒f,L2 在 0-5 期間捕獲的數(shù)據(jù)應(yīng)該是 F1 在 0 時發(fā)送的數(shù)據(jù)。

那么 F1 將在 10 時發(fā)送的下一個數(shù)據(jù)呢?

如果這個數(shù)據(jù)在 5 之前到達 L2,那么它會干擾 F1 在 0 時發(fā)送的數(shù)據(jù)。因此,保持時間檢查應(yīng)確保 F1 在 10 時發(fā)送的數(shù)據(jù)不得在 5 時之前到達 L2,即針對 F1 在 10 時發(fā)送的數(shù)據(jù)和 L2 在 5 時捕獲的數(shù)據(jù)會進行保持時間檢查。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖存器
    +關(guān)注

    關(guān)注

    8

    文章

    956

    瀏覽量

    44576
  • 靜態(tài)時序分析
    +關(guān)注

    關(guān)注

    0

    文章

    30

    瀏覽量

    9785

原文標題:開發(fā)者分享 | 鎖存器中的時間借用

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    靜態(tài)時序之建立時間和保持時間分析

    靜態(tài)時序分析包括建立時間分析和保持時間分析。建立
    的頭像 發(fā)表于 08-22 10:38 ?5530次閱讀

    FPGA靜態(tài)時序分析模型——寄存到寄存

    (latch edge):數(shù)據(jù)的時鐘邊沿,也是靜態(tài)時序分析的終點。3.Clock Setup Time (Tsu)  建立
    發(fā)表于 01-11 11:43

    的缺點和優(yōu)點

    合:數(shù)據(jù)有效遲后于時鐘信號有效。這意味著時鐘信號先到,數(shù)據(jù)信號后到。在某些運算電路中有時采用作為數(shù)據(jù)暫存。缺點:
    發(fā)表于 04-23 03:35

    靜態(tài)時序分析與邏輯(華為內(nèi)部培訓資料)

    靜態(tài)時序概念,目的 靜態(tài)時序分析路徑,方法 靜態(tài)
    發(fā)表于 07-09 18:28 ?130次下載

    線與邏輯、、緩沖、建立時間、緩沖時間的基本概念

    基本概念:線與邏輯、、緩沖、建立時間、緩沖時間
    發(fā)表于 08-21 15:17 ?1638次閱讀

    的原理分析

    的原理分析 就是把單片機的輸出的數(shù)先存
    發(fā)表于 03-09 09:54 ?6.8w次閱讀

    靜態(tài)時序分析在IC設(shè)計的應(yīng)用

    討論了靜態(tài)時序分析算法及其在IC 設(shè)計的應(yīng)用。首先,文章討論了靜態(tài)時序
    發(fā)表于 12-20 11:03 ?95次下載
    <b class='flag-5'>靜態(tài)</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>在IC設(shè)計<b class='flag-5'>中</b>的應(yīng)用

    關(guān)于的time borrowing概念

    靜態(tài)時序分析經(jīng)常會遇到基于(latch)的設(shè)計從而引入了一個
    發(fā)表于 10-02 07:54 ?1342次閱讀

    靜態(tài)時序分析的基本概念和方法

    向量和動態(tài)仿真 。本文將介紹靜態(tài)時序分析的基本概念和方法,包括時序約束,時序路徑,
    的頭像 發(fā)表于 06-28 09:38 ?2487次閱讀
    <b class='flag-5'>靜態(tài)</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>的基本<b class='flag-5'>概念</b>和方法

    靜態(tài)時序分析的相關(guān)概念

    ??本文主要介紹了靜態(tài)時序分析 STA。
    的頭像 發(fā)表于 07-04 14:40 ?2140次閱讀
    <b class='flag-5'>靜態(tài)</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>的相關(guān)<b class='flag-5'>概念</b>

    與觸發(fā)概念及其區(qū)別

    請簡述與觸發(fā)概念,并分析二者的區(qū)別。
    的頭像 發(fā)表于 08-15 09:24 ?7683次閱讀
    <b class='flag-5'>鎖</b><b class='flag-5'>存</b><b class='flag-5'>器</b>與觸發(fā)<b class='flag-5'>器</b>的<b class='flag-5'>概念</b>及其區(qū)別

    時序邏輯會產(chǎn)生

    時序邏輯電路本身并不直接“產(chǎn)生”,但
    的頭像 發(fā)表于 08-28 11:03 ?1417次閱讀

    簡述的工作時序

    (Latch)是數(shù)字電路的一種重要組件,其工作時序對于理解其功能和在電路的應(yīng)用至關(guān)重要
    的頭像 發(fā)表于 08-30 10:42 ?2205次閱讀

    的基本輸出時序

    在深入探討的輸出時序時,我們需要詳細分析
    的頭像 發(fā)表于 08-30 10:43 ?1910次閱讀

    集成電路設(shè)計靜態(tài)時序分析介紹

    本文介紹了集成電路設(shè)計靜態(tài)時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并
    的頭像 發(fā)表于 02-19 09:46 ?1752次閱讀