探索 LT1711/LT1712 超高速比較器：性能、應用與設計要點

在電子工程師的設計工具箱中，比較器是至關重要的基礎器件。今天我們就來深入剖析 Linear Technology 公司的 LT1711/LT1712 超高速比較器，看看它擁有哪些獨特的性能特點，適用于哪些應用場景，以及在設計時需要注意的要點。

文件下載：LT1712.pdf

一、LT1711/LT1712 概述

LT1711 是單通道比較器，采用 8 引腳 MSOP 封裝；而 LT1712 是雙通道比較器，采用 16 引腳窄體 SSOP 封裝。它們屬于 UltraFast? 系列，具有 4.5ns 的超快速傳播延遲，能夠在高速電路中迅速響應信號變化。

1.1 供電特性

該系列比較器具有出色的供電靈活性。它既可以在單電源 2.4V 至 12V 范圍內工作，也能適應 ±2.4V 至 ±6V 的雙電源供電。這種寬電壓范圍使得它能夠在多種不同的電源系統(tǒng)中穩(wěn)定運行，為工程師提供了更多的設計選擇。

1.2 輸入輸出特性

• 輸入特性：具備軌到軌輸入能力，輸入共模范圍可以延伸到電源軌之外 100mV。這意味著即使輸入信號超出了電源電壓范圍，它仍能正常工作，并且不會發(fā)生相位反轉，大大增強了比較器在復雜信號環(huán)境下的適應性。
• 輸出特性：軌到軌互補輸出與 TTL 或 CMOS 邏輯直接兼容，輸出能夠吸收 10mA 電流至離地 0.5V 以內，或者提供 10mA 電流至 V + 的 0.7V 以內。這種輸出能力使得它能夠方便地與后續(xù)的邏輯電路進行連接，簡化了電路設計。

1.3 數(shù)據(jù)鎖存功能

內部集成了 TTL/CMOS 兼容的鎖存器，用于在輸出端保留數(shù)據(jù)。只要鎖存引腳保持高電平，鎖存器就會保持數(shù)據(jù)。同時，鎖存引腳的遲滯特性可以防止緩慢移動或嘈雜的鎖存信號對鎖存性能產生影響，確保數(shù)據(jù)的穩(wěn)定存儲。

二、性能指標解析

2.1 傳播延遲

傳播延遲是衡量比較器速度的關鍵指標。LT1711/LT1712 在 20mV 過驅動時的傳播延遲為 4.5ns，在 5mV 過驅動時為 5.5ns。如此快速的響應時間使得它在高速自動測試設備、高速采樣電路等對速度要求極高的應用中表現(xiàn)出色。

2.2 其他電氣特性

• 輸入失調電壓：在不同的輸入共模電壓和源電阻條件下，輸入失調電壓有所不同，典型值在 0.5mV 至 5.0mV 之間。
• 輸入偏置電流：輸入偏置電流會隨著輸入共模電平的變化而變化，其范圍在 -35μA 至 10μA 之間。
• 共模抑制比（CMRR）：在不同的電源電壓和共模電壓范圍內，CMRR 一般在 50dB 至 75dB 之間，能夠有效抑制共模信號的干擾。

三、典型應用案例

3.1 75Mbaud 全雙工兩線接口

利用 LT1712 可以構建一個簡單、全雙向的差分兩線接口，該接口能夠在 75Mbaud 的速率下實現(xiàn)良好的數(shù)據(jù)傳輸。由于 LT1712 的輸入電壓范圍可以延伸到電源軌之外 100mV，因此該電路能夠容忍 ±3V 的接地電位差。在設計時，需要根據(jù)雙絞線電纜的特性阻抗來選擇合適的電阻值，以確保輸入阻抗匹配和信號的有效傳輸。

3.2 電壓可調晶體振蕩器

將 LT1711 用作晶體振蕩器，并通過可變二極管進行調諧，可以實現(xiàn)輸出頻率的電壓調諧。這種電壓控制晶體振蕩器（VCXO）常用于需要對穩(wěn)定載波進行微調的場合，例如在相位鎖定應用中。通過選擇合適的電容，可以設置調諧帶寬，以滿足不同的系統(tǒng)需求。

3.3 1MHz 串聯(lián)諧振晶體振蕩器

采用 LT1711 構建的 1MHz 串聯(lián)諧振晶體振蕩器，能夠產生方波和正弦波輸出。在串聯(lián)諧振時，晶體呈現(xiàn)低阻抗，正反饋連接使得電路在串聯(lián)諧振頻率下產生振蕩。比較器輸出的方波經過濾波和緩沖后，可以得到失真較小的正弦波。

四、設計注意事項

4.1 共?？紤]

在設計時，需要注意輸入信號的共模范圍。LT1711/LT1712 在 ±5V 供電時的共模范圍為 -5.1V 至 5.1V，在單 5V 供電時為 -0.1V 至 5.1V。當輸入信號超出共模范圍時，可能會導致內部二極管導通，產生較大的電流。為了避免這種情況，可以使用肖特基鉗位二極管來加速從過度過驅動條件下的恢復。

4.2 輸入偏置電流

輸入偏置電流會隨著輸入共模電平的變化而變化，為了減少這些變化的輸入電流對系統(tǒng)操作的影響，建議使用低源電阻。

4.3 鎖存引腳動態(tài)

鎖存引腳用于控制輸出數(shù)據(jù)的鎖存。當鎖存引腳為高電平時，輸出被鎖存；當不需要鎖存功能時，建議將鎖存引腳接地。同時，由于鎖存引腳具有約 100mV 的內置遲滯，因此可以有效抵抗緩慢移動或嘈雜的輸入信號對鎖存性能的影響。

4.4 高速設計技巧

由于 LT1711/LT1712 的速度極快，因此在 PCB 布局和電路設計時需要特別注意。

• 電源去耦：為了保持低電源阻抗，需要使用旁路電容。建議將旁路電容盡可能靠近比較器的電源引腳，并使用 1000pF 陶瓷電容與較大的 0.1μF 陶瓷電容和 4.7μF 鉭電容并聯(lián)。同時，要注意星型接地和接地平面分離，避免返回電流通過輸入電路下方的接地平面。
• 走線設計：保持走線長度盡可能短，避免輸出走線與輸入走線相鄰，以防止不必要的耦合。如果輸出走線較長，需要提供適當?shù)慕K端阻抗（通常為 100Ω 至 400Ω）來消除反射。此外，輸入和輸出走線應相互隔離，可以使用電源走線來實現(xiàn)隔離。
• 正反饋（遲滯）：為了避免振蕩，可以在輸出端和輸入端之間提供正反饋（遲滯）。但需要注意的是，增加遲滯會降低器件對輸入電壓電平的靈敏度，因此需要根據(jù)具體系統(tǒng)需求來調整正反饋的量。

總之，LT1711/LT1712 超高速比較器具有出色的性能和廣泛的應用前景。在實際設計中，電子工程師需要充分了解其特性和注意事項，以確保電路的穩(wěn)定運行和高性能表現(xiàn)。大家在使用這款比較器的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。