SN65LVDS1、SN65LVDS2和SN65LVDT2：高速差分線驅(qū)動與接收的理想之選

引言

在電子工程師的日常設(shè)計(jì)工作中，高速、低功耗且抗干擾能力強(qiáng)的信號傳輸方案一直是追求的目標(biāo)。德州儀器（TI）的SN65LVDS1、SN65LVDS2和SN65LVDT2系列單通道低電壓差分信號（LVDS）驅(qū)動器和接收器，憑借其出色的性能和豐富的特性，成為了眾多應(yīng)用場景中的理想選擇。今天，我們就來深入了解一下這些器件。

文件下載：SN65LVDT2DBVTG4.pdf

器件概述

基本特性

• 標(biāo)準(zhǔn)兼容性：這些器件滿足或超越了ANSI TIA/EIA - 644標(biāo)準(zhǔn)，確保了信號傳輸?shù)囊?guī)范性和可靠性。
• 高速率信號傳輸：驅(qū)動器的信號速率最高可達(dá)630 Mbps，接收器最高可達(dá)400 Mbps，能夠滿足大多數(shù)高速數(shù)據(jù)傳輸?shù)男枨蟆?/li>
• 寬電源電壓范圍：可在2.4 - 3.6 V的電源電壓下工作，為不同的電源設(shè)計(jì)提供了靈活性。
• 低功耗與低輻射：典型輸出電壓為350 mV，在100 - Ω負(fù)載下，有效降低了功耗和電磁輻射。
• 高ESD保護(hù)：總線終端的ESD超過9 kV，增強(qiáng)了器件在復(fù)雜電磁環(huán)境下的穩(wěn)定性。
• 快速傳播延遲：驅(qū)動器典型傳播延遲時間為1.7 ns，接收器為2.5 ns，保證了信號的快速響應(yīng)。

應(yīng)用場景

該系列器件廣泛應(yīng)用于無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機(jī)等領(lǐng)域，為這些設(shè)備的高速數(shù)據(jù)傳輸提供了有力支持。

器件信息

詳細(xì)特性分析

SN65LVDS1驅(qū)動器特性

• 輸出電壓與上電復(fù)位：在2.6 - 3.6 V的電源電壓范圍內(nèi)，驅(qū)動器能滿足所有指定的性能要求。當(dāng)電源電壓低于1.5 V時，上電復(fù)位電路會將驅(qū)動器輸出設(shè)置為高阻抗?fàn)顟B(tài)，確保系統(tǒng)的安全性。
• 驅(qū)動偏移：通過感測電路和控制回路，將輸出共模電壓保持在1.2 V（±75 mV），保證了信號的穩(wěn)定性。
• 5 - V輸入容限：即使輸入信號高達(dá)5 V，驅(qū)動器仍能正常工作，兼容3.3 - V和5 - V的TTL邏輯標(biāo)準(zhǔn)。
• NC引腳處理：為了實(shí)現(xiàn)最佳的熱性能，建議在電路板級別將NC引腳接地。
• 等效原理圖：輸入級采用CMOS反相器和7 - V齊納二極管，提供ESD保護(hù)；輸出級為差分對，近似為恒流源，確保了信號的有效傳輸。

SN65LVDS2和SN65LVDT2接收器特性

• 開路故障安全：當(dāng)接收器輸入開路時，通過300 - kΩ電阻將信號線拉至(V_{CC})，并通過與門檢測該條件，將輸出強(qiáng)制為高電平，提高了系統(tǒng)的可靠性。
• 輸出電壓與上電復(fù)位：在不同的電源電壓范圍內(nèi)，接收器的高電平輸出電壓有不同的最小值。當(dāng)電源電壓低于1.5 V時，上電復(fù)位電路將接收器的輸入和輸出引腳設(shè)置為高阻抗?fàn)顟B(tài)。
• 共模范圍與電源電壓：輸入共模范圍與電源電壓有關(guān)，在0 V至電源軌以下0.8 V的范圍內(nèi)，接收器能滿足所有要求。
• 通用比較器功能：只要輸入信號在規(guī)定的差分和共模電壓范圍內(nèi)，接收器輸出就能忠實(shí)反映輸入信號。
• 等效原理圖：輸入為高阻抗差分對，輸出為CMOS反相器，并帶有齊納二極管進(jìn)行ESD保護(hù)。

應(yīng)用與設(shè)計(jì)要點(diǎn)

點(diǎn)對點(diǎn)通信

• 設(shè)計(jì)要求
  • 電源電壓：驅(qū)動器和接收器的電源電壓范圍均為2.4 - 3.6 V。
  • 輸入電壓：驅(qū)動器輸入電壓為0.8 - 5.0 V，接收器輸入電壓為0至(V_{CC}) - 0.8 V。
  • 信號速率：驅(qū)動器和接收器的信號速率均為DC至400 Mbps。
  • 互連特性阻抗：100 Ω。
  • 終端電阻：100 Ω。
  • 接收器節(jié)點(diǎn)數(shù)量：1個。
  • 接地偏移：驅(qū)動器和接收器之間的接地偏移為±1 V。
• 設(shè)計(jì)步驟
  • 電源選擇：根據(jù)實(shí)際需求選擇合適的電源電壓，但需注意低電源電壓可能會降低噪聲裕量。
  • 旁路電容：使用多層陶瓷芯片或表面貼裝電容，降低引線電感，確保電源的穩(wěn)定性。
  • 輸入電壓：注意輸入電壓范圍和決策閾值，避免出現(xiàn)占空比失真。
  • 互連介質(zhì)：選擇合適的互連介質(zhì)，如雙絞線、扁平帶狀電纜或PCB走線，確保其特性阻抗符合要求。
  • 終端電阻：將終端電阻與傳輸線的特性阻抗匹配，并盡可能靠近接收器放置。

多點(diǎn)通信

• 設(shè)計(jì)要求：與點(diǎn)對點(diǎn)通信類似，但接收器節(jié)點(diǎn)數(shù)量為2 - 32個。
• 設(shè)計(jì)步驟
  • 互連介質(zhì)：多點(diǎn)系統(tǒng)的互連需要更謹(jǐn)慎的設(shè)計(jì)，注意信號反射和阻抗匹配問題。
  • 終端電阻：僅在傳輸線的末端放置終端電阻，避免多個接收器同時使用集成終端電阻導(dǎo)致信號失真。

布局與電源建議

布局指南

• 微帶與帶狀線拓?fù)?/strong>：建議優(yōu)先使用微帶傳輸線，以減少信號的輻射和干擾。
• 介質(zhì)類型與電路板構(gòu)造：根據(jù)信號速度選擇合適的介質(zhì)，如FR - 4或具有較低介電常數(shù)的材料。同時，注意電路板的銅重量、鍍層厚度和阻焊層等參數(shù)。
• 堆疊布局：采用至少兩層獨(dú)立的信號平面，減少TTL/CMOS與LVDS之間的串?dāng)_。常見的六層板布局能提供更好的信號完整性，但成本相對較高。
• 走線間距：使用3 - W規(guī)則，確保相鄰走線之間有足夠的間距，減少串?dāng)_。同時，避免使用自動布線器時出現(xiàn)的信號不連續(xù)問題。
• 串?dāng)_與接地反彈最小化：提供靠近信號源的高頻電流返回路徑，使用接地平面降低串?dāng)_和接地反彈。
• 去耦：使用低電感的旁路電容，并將其放置在靠近(V_{DD})引腳的位置，擴(kuò)展其工作頻率范圍。