PCB線寬主要決定阻抗大小，線距主要影響耦合強(qiáng)度和差分/共面結(jié)構(gòu)的阻抗；加寬線寬會(huì)降低阻抗，增大線距一般會(huì)增加差分或共面結(jié)構(gòu)的阻抗。因此，PCB阻抗與線寬線距的關(guān)系是——線寬增加會(huì)導(dǎo)致阻抗降低，而線距（在差分對(duì)中）增加會(huì)導(dǎo)致差分阻抗升高。具體關(guān)系需結(jié)合PCB結(jié)構(gòu)（如單端或差分線）分析。

作為國(guó)內(nèi)領(lǐng)先的PCB測(cè)量?jī)x器、智能檢測(cè)設(shè)備等專業(yè)解決方案供應(yīng)商，班通科技自研推出了PCB專用線寬線距測(cè)試儀Bamtone D300系列（手持式/臺(tái)式）、TDR阻抗測(cè)試儀Bamtone H系列，為廣大PCB制造商在生產(chǎn)、設(shè)計(jì)過(guò)程中提供高效設(shè)備支持。

TDR阻抗測(cè)試儀Bamtone H200B系列

線寬對(duì)阻抗的影響：對(duì)單端線（microstrip/stripline），線寬與特性阻抗大致成反比，線越寬，單位長(zhǎng)度電容增大、感抗相對(duì)減小，所以阻抗降低；線越窄，阻抗升高。 工藝上線寬公差通?？刂圃诩s ±10%，對(duì)高速線來(lái)說(shuō) 1 mil 線寬偏差就可能帶來(lái)數(shù)歐姆級(jí)的阻抗偏移，因此阻抗控制層的線寬必須給足工藝裕量并與板廠確認(rèn)能力。

線距對(duì)阻抗的影響（單端與差分）：對(duì)單根獨(dú)立信號(hào)線，遠(yuǎn)離其他導(dǎo)線時(shí)，線間距變化主要影響串?dāng)_，對(duì)該線本身的特性阻抗影響較小，關(guān)鍵還是線寬、介質(zhì)厚度和介電常數(shù)。 對(duì)差分對(duì)，線距越小，兩線耦合越強(qiáng)，差分對(duì)等效電容增大、差分阻抗降低；線距越大，耦合減弱，差分阻抗升高，因此常通過(guò)調(diào)整“線寬不變、改線距”來(lái)微調(diào)差分阻抗至 90 Ω/100 Ω 等目標(biāo)。

共面/接地結(jié)構(gòu)中的線距影響：對(duì)接地共面波導(dǎo)（GCPW、帶地平行銅皮的 microstrip），減小信號(hào)線與旁邊接地銅皮的間距會(huì)增強(qiáng)邊緣電場(chǎng)耦合、增加單位長(zhǎng)度電容，使阻抗降低；增大此間距則阻抗升高，并逐漸趨近普通 microstrip 的阻抗。表層如果鋪地過(guò)近，會(huì)無(wú)意間把普通 microstrip 變成“準(zhǔn)共面波導(dǎo)”，導(dǎo)致實(shí)際阻抗偏低，因此版圖中通常會(huì)對(duì) RF/高速線設(shè)置禁止鋪銅或限定最小地孔/地銅間距，以維持目標(biāo)阻抗。

設(shè)計(jì)與生產(chǎn)上的注意點(diǎn)

設(shè)計(jì)階段：先根據(jù)疊層和介質(zhì)參數(shù)，用阻抗計(jì)算器反推所需線寬/線距；優(yōu)先選擇“相對(duì)較寬”的線寬來(lái)滿足阻抗，便于加工并減小損耗，同時(shí)預(yù)留板廠 ±10% 左右的線寬公差空間。

生產(chǎn)與工藝：阻抗線嚴(yán)禁補(bǔ)線、缺口，線寬線距由蝕刻、光繪補(bǔ)償?shù)裙に嚲?xì)控制；若工藝不穩(wěn)定導(dǎo)致線寬變窄或線距偏差，都會(huì)引起阻抗漂移并惡化信號(hào)完整性，需要與 PCB 廠共同確認(rèn)可實(shí)現(xiàn)的最小線寬/線距和阻抗公差（例如 ±10%）。