集十年匠心之力，創(chuàng)芯辰大海之夢。2026第十屆全國大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽（簡稱：集創(chuàng)賽）戰(zhàn)鼓擂動，新程再啟！作為國內(nèi)集成電路領(lǐng)域規(guī)模最大的高校賽事，也是中國高等教育學(xué)會全國高校競賽排行榜中唯一入選的集成電路專業(yè)賽事，集創(chuàng)賽始終以產(chǎn)業(yè)需求為導(dǎo)向，以人才培養(yǎng)為根基，致力于構(gòu)建產(chǎn)學(xué)研用融合的創(chuàng)新平臺，為我國集成電路產(chǎn)業(yè)的自主創(chuàng)新與長遠(yuǎn)發(fā)展注入蓬勃的青春動力。

作為國產(chǎn)FPGA核心力量，紫光同創(chuàng)始終以賦能未來工程師為己任，深度構(gòu)建從芯片到生態(tài)的創(chuàng)新循環(huán)。紫光同創(chuàng)賽道精心設(shè)計的實戰(zhàn)項目，直指產(chǎn)業(yè)核心需求與前沿趨勢，本屆賽題聚焦智能交通感知系統(tǒng)，充分發(fā)揮國產(chǎn)FPGA在實時性與能效方面的優(yōu)勢，為智能交通邊緣計算節(jié)點(diǎn)提供自主可控、高效可靠的感知解決方案。通過“芯片+場景”的深度融合，探索國產(chǎn)高端芯片在關(guān)鍵基礎(chǔ)設(shè)施領(lǐng)域的創(chuàng)新應(yīng)用路徑，洞見更安全、更高效、更智能的未來交通圖景！

作為紫光同創(chuàng)生態(tài)合作伙伴，小眼睛科技將繼續(xù)為2026紫光同創(chuàng)杯賽提供全維度的技術(shù)護(hù)航，讓每一份創(chuàng)意都能獲得堅實支撐，從核心工具使用、設(shè)計優(yōu)化到調(diào)試技巧，小眼睛科技資深技術(shù)團(tuán)隊將全程陪伴，精準(zhǔn)賦能。這不僅是技術(shù)的比拼，更是視野的開闊、思維的鍛造與產(chǎn)業(yè)的初探。加入我們，期待您以代碼為刃，以邏輯為尺，在這片充滿無限可能的芯版圖上，刻下屬于自己的創(chuàng)新坐標(biāo)！

01/2026集創(chuàng)賽日程安排賽事關(guān)鍵節(jié)點(diǎn)
02/2026紫光同創(chuàng)杯賽題

一、題目名稱：基于紫光同創(chuàng)FPGA的智能交通感知系統(tǒng)

二、參賽組別：A組、B組

三、賽題內(nèi)容

隨著城市的迅速發(fā)展，城市交通環(huán)境也變得更加復(fù)雜，行人行為及車牌識別作為智能交通的核心感知技術(shù)，在車輛通行管理、交通違章抓拍、ETC閘機(jī)、停車場自動化運(yùn)維等場景中具有不可替代的作用。傳統(tǒng)基于CPU/GPU 的行人和車牌識別方案存在實時性不足、功耗較高、部署靈活性受限等問題，而FPGA+MCU憑借并行計算架構(gòu)、低延遲、高性價比的優(yōu)勢，成為嵌入式場景下智能交通感知系統(tǒng)的理想硬件平臺。

四、賽題要求

1.基于紫光同創(chuàng)FPGA芯片，采用純邏輯方案或移植RISC-V的軟核（提供RISC-V參考），或采用ARM+紫光同創(chuàng)FPGA方案（ARM的處理性能不應(yīng)超過RK3568），完成包含圖像采集接口（HDMI或者攝像頭輸入）、預(yù)處理模塊、車牌識別、結(jié)果輸出的硬件架構(gòu)；

2.關(guān)鍵算法硬件實現(xiàn)：

(1)圖像預(yù)處理：基于FPGA 實現(xiàn)圖像灰度化、降噪（如中值濾波、高斯濾波）、二值化等算法，解決復(fù)雜光照（強(qiáng)光、陰影）、模糊等場景下的圖像質(zhì)量問題；

(2)車牌定位與識別：通過邊緣檢測、形態(tài)學(xué)操作、顏色分割等算法，在FPGA 中并行實現(xiàn)車牌區(qū)域快速提取，或者基于AI算法模型進(jìn)行車牌的識別和定位，支持藍(lán)牌、綠牌等常見車牌和特殊車牌；

(3)車牌定義：本文車牌特指機(jī)動車號牌，其相關(guān)標(biāo)準(zhǔn)參考《中華人民共和國機(jī)動車號牌》(GA 36-2018)標(biāo)準(zhǔn)。其藍(lán)牌和綠牌分別為小型汽車號牌和綠牌指小型新能源車號牌，在本文中認(rèn)定為常見車牌；大黃牌（大型汽車號牌）、小黃牌（摩托車號牌）、警用號牌、掛車號牌、領(lǐng)館號牌、使館號牌等類型認(rèn)定為特殊車牌。

3.系統(tǒng)集成與驗證

(1)搭建硬件實驗平臺：連接FPGA 開發(fā)板與圖像采集模塊（HDMI、攝像頭、以太網(wǎng)的一種或幾種）、顯示模塊（LCD/HDMI）、存儲模塊（SD卡），實現(xiàn)圖像采集-處理-識別-結(jié)果輸出的全流程閉環(huán)；

(2)軟件輔助設(shè)計：使用Verilog/VHDL語言編寫硬件邏輯代碼，或搭配RISC-V嵌入式軟核（或ARM）實現(xiàn)系統(tǒng)控制與數(shù)據(jù)交互；

(3)功能與性能測試

A.在不同場景（晴天、陰天、夜間、遠(yuǎn)距離、傾斜角度）下采集測試樣本，驗證系統(tǒng)識別準(zhǔn)確率、識別延遲、實時幀率等指標(biāo)；

B.支持特殊車牌識別；

C.低功耗優(yōu)化設(shè)計，適配嵌入式移動場景。

五、作品提交要求

1.技術(shù)文檔：提交Word版本及PDF版本各1份，建議封面或目錄后的第1-2頁項目為重要內(nèi)容預(yù)覽頁，包含作品重要核心亮點(diǎn)。正文內(nèi)容包括系統(tǒng)總體設(shè)計方案、硬件架構(gòu)圖、算法流程圖、核心代碼注釋、仿真與測試報告（含測試數(shù)據(jù)、指標(biāo)分析）；

2.硬件實物：FPGA開發(fā)板及配套模塊組成的完整系統(tǒng)原型，需能現(xiàn)場演示各種不同環(huán)境下的車牌識別全流程；

3.演示視頻：MP4格式，清晰度1080P，優(yōu)先橫屏錄制，視頻時長3分鐘以內(nèi)，包含系統(tǒng)搭建說明、功能演示、關(guān)鍵指標(biāo)測試過程；

4.技術(shù)數(shù)據(jù)：提交一份打包的壓縮包文件，內(nèi)容包括硬件邏輯代碼、仿真腳本、上位機(jī)控制代碼（如有），需注明開發(fā)工具與版本。

5.其他材料，大賽組委會各賽程統(tǒng)一要求提交材料，詳見各賽程通知。

六、評分要求及標(biāo)準(zhǔn)

1.作品設(shè)計階段：報名開始后，賽方提供可供識別與測試的源文件：靜態(tài)的車牌圖片若干、交通視頻，素材將發(fā)布至本命題釘釘交流群，參賽團(tuán)隊也可以自行使用相關(guān)素材進(jìn)行訓(xùn)練；

2.初賽評審：參賽團(tuán)隊?wèi)?yīng)提前在遠(yuǎn)程訓(xùn)練平臺完成FPGA開發(fā)基礎(chǔ)能力測評考核后根據(jù)賽題要求提交相關(guān)材料，能力測評考核僅作為參賽團(tuán)隊成員技術(shù)水平的客觀評價依據(jù)，考核結(jié)果不予計分，但未通過測評考核的團(tuán)隊不予參加初賽。該平臺相關(guān)要求和使用規(guī)則將于本命題釘釘交流群發(fā)布。

遠(yuǎn)程平臺鏈接（擬在3月左右開放）：https://szlogicmatrix.com/

3.決賽現(xiàn)場評審：分賽區(qū)決賽及全國總決賽比賽現(xiàn)場由企業(yè)統(tǒng)一提供HDMI輸入的圖片或視頻和SD卡輸入的圖片或視頻，參賽者根據(jù)現(xiàn)場提供的交通視頻進(jìn)行識別與標(biāo)記。

4.供現(xiàn)場實測的車牌照片可能形式包括：

(1)一張圖片內(nèi)呈現(xiàn)單個或多個車牌特寫，即除車牌外圖片內(nèi)其余部分為單一底色。(2)現(xiàn)場實拍照片，即圖片出現(xiàn)單個或多個車牌，其角度、尺寸、數(shù)量等參數(shù)皆不做標(biāo)準(zhǔn)限定。

5.評分標(biāo)準(zhǔn)：

注：為保證賽事公平，初賽階段命題方提供測試數(shù)據(jù)集僅用于調(diào)試，現(xiàn)場測評階段提供新的測試數(shù)據(jù)集。

03/推薦板卡與外設(shè)

RK3568+PG2L50H/100H開發(fā)板

RK3568_MES2L50H核心板采用紫光創(chuàng)logos2系列FPGA，型號：PG2L50H-6IFBG484，ARM采用瑞芯微RK3568J。開發(fā)板采用核心板+擴(kuò)展板結(jié)構(gòu)，核心板與擴(kuò)展板之間使用高速板對板連接器進(jìn)行連接。核心板的FPGA部分主要由FPGA+1顆DDR3+2顆FLASH+電源及復(fù)位電路組成，承擔(dān)了FPGA最小系統(tǒng)運(yùn)行及高速數(shù)據(jù)處理及存儲功能。

FPGA選用紫光同創(chuàng)28nm工藝FPGA（logos2：PG2L50H-6IFBG484/PG2L100H-6IFBG48）；PG2L50H(PG2L100H)與DDR3數(shù)據(jù)交互時鐘頻率最高可達(dá)1066Mbps，DDR3數(shù)據(jù)位寬為16bit，因此數(shù)據(jù)帶寬可達(dá)（1066Mbps*16），充分滿足高速多路數(shù)據(jù)存儲的需求；另外PG2L50H(PG2L100H)FPGA帶有4路HSST高速收發(fā)器，每路速度高達(dá)6.6Gbps，非常適用于光纖通信與PCIe通信；核心板上的FLASH主要用于存儲FPGA配置文件。

RK3568是一顆高性能、低功耗的四核應(yīng)用處理器芯片，內(nèi)置多種功能強(qiáng)大的嵌入式硬件引擎，為高端應(yīng)用提供了優(yōu)異的性能，工業(yè)級，工作溫度范圍為-40°C~85。底板為核心板擴(kuò)展豐富的外圍接口，其中包括兩個光纖模塊接口，F(xiàn)MC接口、40pin接口，并配置了按鍵、LED燈。

盤古676系列開發(fā)板


盤古676系列開發(fā)板（MES2L676，國產(chǎn)FPGA權(quán)威指南教材的配套板卡），共有2款板卡：支持100k和200k兩種邏輯規(guī)模，主控分別為：Logos-2：PG2L100H-6IFBG676和PG2L200H-6IFBG676，底板兼容設(shè)計。板卡采用核心板+擴(kuò)展底板的結(jié)構(gòu)，核心板與擴(kuò)展底板之間使用高速板間連接器進(jìn)行連接。主控和DDR3之間的數(shù)據(jù)傳輸時鐘頻率最高為533 MHz，2顆DDR3的數(shù)據(jù)位寬為32 bit，總的數(shù)據(jù)帶寬最高到34112 Mbps（1066×32=34112）。另外，MES2L676板卡帶有8路HSSTLP高速串行收發(fā)器，每路的數(shù)據(jù)傳輸速率高達(dá)6.6 Gbps。MES2L676開發(fā)板預(yù)留了2路光纖接口、1路SMA高速收發(fā)接口、1路PCIe Gen2×4數(shù)據(jù)通信接口、1路HDMI發(fā)送接口、1路HDMI接收接口、1路10/100/1000 Mbps的以太網(wǎng)接口，以及1組FMC LPC擴(kuò)展接口（符合FMC接口規(guī)范，可用于外接FMC模塊）。

盤古50開發(fā)板（MES50HP）

盤古50開發(fā)板（MES50HP）采用核心板+擴(kuò)展板的結(jié)構(gòu)，核心板與擴(kuò)展板之間使用高速板對板連接器進(jìn)行連接。 核心板主要由FPGA+2顆DDR3+Flash+電源及復(fù)位構(gòu)成，承擔(dān)FPGA的最小系統(tǒng)運(yùn)行及高速數(shù)據(jù)處理和存儲的功能。FPGA選用的是紫光同創(chuàng)40nm工藝FPGA（logos系列：PGL50H-6IFBG484）；PGL50H 和 DDR3之間的數(shù)據(jù)交互時鐘頻率最高到400MHz，2顆DDR3的數(shù)據(jù)位寬為32bit，總數(shù)據(jù)帶寬最高到25600（800×32）Mbps，充分滿足了高速多路數(shù)據(jù)存儲的需求；另外PGL50HFPGA 帶有4路HSST高速收發(fā)器，每路速度高達(dá)6.375Gb/s，非常適合用于光纖通信和PCIe數(shù)據(jù)通信；電源采用多顆EZ8303（艾諾）來產(chǎn)生不同的電源電壓。 底板為核心板擴(kuò)展了豐富的外圍接口,預(yù)留HDMI收發(fā)接口用于圖像驗證及處理；預(yù)留的光纖接口、10/100/1000M以太網(wǎng)接口，PCIE接口，方便各類高速通信系統(tǒng)驗證；預(yù)留了一個40pin的IO擴(kuò)展連接器，方便用戶在開發(fā)平臺基礎(chǔ) 上驗證模塊電路功能。PGX-NANO開發(fā)板

PGX-Nano開發(fā)板選用紫光同創(chuàng)logos2系列28nm工藝的FPGA（PG2L50H_6IMBG324）,擁有50k邏輯規(guī)模。板載USB轉(zhuǎn)JTAG芯片，且開發(fā)板使用USB接口供電，連接Type-C JTAG接口即可實現(xiàn)供電和燒錄比特流文件。板卡搭載一顆容量為2MB的SRAM用于數(shù)據(jù)緩存，MS9708實現(xiàn)高速8bit DAC，esp32模組實現(xiàn)WIFI、藍(lán)牙透傳，CP2102實現(xiàn)串口通信；預(yù)留了豐富的40pin擴(kuò)展IO，同時為用戶提供led燈、按鍵、撥碼開關(guān)和數(shù)碼管等基礎(chǔ)的硬件電路資源。

其他外設(shè)模塊



1. 雙目攝像頭模塊

攝像頭基于CMOS芯片圖像傳感器OV5640雙目攝像頭，通過DVP接口與FPGA實現(xiàn)圖像的傳輸。

2. FMC轉(zhuǎn)普通IO模塊

配套盤古676系列開發(fā)板，擴(kuò)展40pin*2的IO，可接入雙目攝像頭及配套ADC模塊。

04/硬件支持與技術(shù)資源
1. 開發(fā)板：紫光同創(chuàng)將提供總計200+套盤古50和盤古676開發(fā)板借用；

2. 企業(yè)將根據(jù)報名隊伍的簡介及對相應(yīng)賽題的解題思路綜合評判借用，未獲得板卡借用資格的隊伍不代表沒有參賽資格，參賽者亦可自行到淘寶店鋪購買：提供報名成功憑證截圖（完成提交蓋章報名表及繳納參賽押金），所有板卡及模組即可享受賽事折扣價格。

3. 遠(yuǎn)程FPGA平臺：沒有獲得板卡借用的隊伍也可以遠(yuǎn)程登錄線上開發(fā)平臺進(jìn)行開發(fā)和驗證，參賽者根據(jù)遠(yuǎn)程平臺實驗結(jié)果提交作品進(jìn)行初審，進(jìn)入初賽現(xiàn)場或決賽現(xiàn)場，由賽方提供板卡或者實驗箱平臺進(jìn)行作品驗證。

4.申請借用方案見本命題釘釘交流群。

5.Bilibili技術(shù)視頻網(wǎng)址：https://space.bilibili.com/507416742

05/賽事福利-人才政策
1.全國一等獎及以上隊伍核心成員可直接獲得紫光同創(chuàng)FPGA開發(fā)崗位HR面試直通卡，免筆試及技術(shù)面試，直接進(jìn)入HR面試考核環(huán)節(jié)。

2.全國二等獎和三等獎的同學(xué)可獲得紫光同創(chuàng)FPGA開發(fā)崗位面試直通卡，免筆試直接進(jìn)入技術(shù)及HR面試考核環(huán)節(jié)。

3.備注：享受大賽招聘政策成員，需獲得各學(xué)校畢業(yè)證書和學(xué)位證書，本招聘政策自獲得獎項之日起一年內(nèi)有效，但受企業(yè)招聘需求情況約束。