深入解析PLL1707-Q1：高性能多時(shí)鐘發(fā)生器的理想選擇

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘發(fā)生器是系統(tǒng)穩(wěn)定運(yùn)行的關(guān)鍵部件。今天要介紹的是德州儀器（TI）的PLL1707 - Q1，一款專為滿足汽車應(yīng)用需求而設(shè)計(jì)的低成本、高性能多時(shí)鐘發(fā)生器。

文件下載：pll1707-q1.pdf

一、產(chǎn)品概述

PLL1707 - Q1是一款3.3V雙PLL多時(shí)鐘發(fā)生器，具備27 - MHz主時(shí)鐘輸入，能夠從該參考輸入頻率生成四個(gè)系統(tǒng)時(shí)鐘和兩個(gè)緩沖的27 - MHz時(shí)鐘。它支持多種采樣頻率，輸出時(shí)鐘具有零PPM誤差和低抖動(dòng)的特點(diǎn)，非常適合用于MPEG - 2應(yīng)用，如DVD刻錄機(jī)、硬盤(pán)錄像機(jī)、多媒體PC的DVD附加卡、數(shù)字高清電視系統(tǒng)和機(jī)頂盒等。

二、產(chǎn)品特性亮點(diǎn)

2.1 豐富的時(shí)鐘輸出

• 該器件可以生成四個(gè)系統(tǒng)時(shí)鐘SCKO0 - SCKO3，以及兩個(gè)27 - MHz的主時(shí)鐘MCKO1和MCKO2。其中，SCKO0固定輸出33.8688MHz時(shí)鐘；SCKO1可根據(jù)不同條件選擇輸出24.576MHz或36.864MHz；SCKO2和SCKO3的輸出頻率則由采樣頻率(f{S})決定，分別為256(f{S})和384(f_{S}) ，支持的采樣頻率包括32kHz、44.1kHz、48kHz、64kHz、88.2kHz和96kHz。

  2.2 低抖動(dòng)性能

• 時(shí)鐘抖動(dòng)是衡量時(shí)鐘信號(hào)質(zhì)量的重要指標(biāo)之一。PLL1707 - Q1的典型時(shí)鐘抖動(dòng)僅為50ps，能夠?yàn)橄到y(tǒng)提供穩(wěn)定、精確的時(shí)鐘信號(hào)，滿足高性能音頻DAC和/或ADC對(duì)低抖動(dòng)的要求。

  2.3 多種控制方式

• 采用并行控制方式，可通過(guò)采樣頻率控制引腳（FS1、FS2）、采樣率控制引腳（SR）和SCKO1頻率選擇控制引腳（CSEL）對(duì)時(shí)鐘輸出進(jìn)行靈活控制，用戶可以根據(jù)實(shí)際需求選擇合適的采樣頻率、采樣率和SCKO1頻率。

  2.4 其他特性

• 該產(chǎn)品經(jīng)過(guò)汽車應(yīng)用認(rèn)證，工作溫度范圍為 - 40°C至85°C，具備良好的可靠性和穩(wěn)定性。此外，它采用3.3V單電源供電，使用20引腳SSOP封裝，為無(wú)鉛產(chǎn)品，符合環(huán)保要求。

三、電氣特性分析

3.1 數(shù)字輸入/輸出特性

• 數(shù)字輸入邏輯兼容CMOS，輸入邏輯高電平(V{IH})最小為0.7(V{DD})，輸入邏輯低電平(V{IL})最大為0.3(V{DD})。輸入邏輯電流(I{IH})在(V{IN}=V{DD})時(shí)最大為100μA，(I{IL})在(V_{IN}=0V)時(shí)最大為±10μA。
• 數(shù)字輸出邏輯也為CMOS類型，輸出邏輯高電平(V{OH})在(I{OH}=-4mA)時(shí)為(V{DD}-0.4V)，輸出邏輯低電平(V{OL})在(I_{OL}=4mA)時(shí)最大為0.4V。

  3.2 主時(shí)鐘特性

• 主時(shí)鐘MCKO1和MCKO2的頻率范圍為26.73MHz至27.27MHz，典型值為27MHz。輸入電平(V{IH})最小為0.7(V{CC})，(V{IL})最大為0.3(V{CC})，輸入電流在(V{IN}=V{CC})和(V_{IN}=0V)時(shí)均最大為±10μA。
• 輸出電壓為3.5Vp - p，輸出上升時(shí)間和下降時(shí)間在20%至80%和80%至20%的(V_{DD})范圍內(nèi)典型值均為2ns，占空比在晶體振蕩時(shí)為45%至55%，典型值為51%；外部時(shí)鐘時(shí)為50%。時(shí)鐘抖動(dòng)典型值為50ps，上電時(shí)間為0.5ms至1.5ms。

  3.3 PLL交流特性

• 系統(tǒng)時(shí)鐘SCKO0 - SCKO3的輸出特性也有詳細(xì)規(guī)定。例如，SCKO0固定輸出33.8688MHz，SCKO1在48kHz時(shí)可選擇輸出24.576MHz或36.864MHz，SCKO2和SCKO3根據(jù)采樣頻率輸出相應(yīng)的頻率。輸出上升時(shí)間和下降時(shí)間典型值均為2ns，占空比為45%至55%，典型值為50%。SCKO0和SCKO1的輸出時(shí)鐘抖動(dòng)為58ps至100ps，SCKO2和SCKO3為50ps至100ps，頻率穩(wěn)定時(shí)間為50ns至150ns，上電時(shí)間為3ms至6ms。

  3.4 電源和溫度特性

• 電源電壓(V{CC})和(V{DD})范圍為2.7V至3.6V，典型值為3.3V。在(V{DD}=V{CC}=3.3V)且(f{S}=48kHz)的條件下，電源電流(I{DD}+I_{CC})典型值為19mA，最大功率為35mA，功耗為63mW至130mW。
• 工作溫度范圍為 - 40°C至85°C，熱阻(theta_{JA})典型值為150°C/W。

四、工作原理與控制方式

4.1 主時(shí)鐘和系統(tǒng)時(shí)鐘輸出原理

• PLL1707 - Q1由雙PLL時(shí)鐘和主時(shí)鐘發(fā)生器組成，它接受一個(gè)27 - MHz的主時(shí)鐘輸入，可以是XT1和XT2之間的晶體振蕩器，也可以是XT1的外部輸入（此時(shí)XT2必須開(kāi)路）。主時(shí)鐘經(jīng)過(guò)內(nèi)部的PLL和分頻器處理后，生成所需的系統(tǒng)時(shí)鐘和主時(shí)鐘輸出。

  4.2 電源復(fù)位與功能控制

• 該器件具有內(nèi)部上電復(fù)位電路，在上電后，經(jīng)過(guò)1024個(gè)主時(shí)鐘周期，所有時(shí)鐘輸出將以默認(rèn)設(shè)置啟用。其內(nèi)置功能可以通過(guò)并行模式進(jìn)行控制，使用SR、FS1和FS2引腳。用戶可以通過(guò)這些引腳選擇采樣頻率、采樣率和SCKO1頻率。
• 在并行模式下，采樣頻率組可由FS1和FS2選擇，例如FS2低電平、FS1低電平選擇48kHz采樣頻率；采樣率可由SR選擇，SR低電平為標(biāo)準(zhǔn)采樣率，高電平為雙倍采樣率；SCKO1頻率可由CSEL選擇，CSEL低電平輸出36.864MHz，高電平輸出24.576MHz。

五、應(yīng)用場(chǎng)景與典型連接

5.1 應(yīng)用場(chǎng)景

• PLL1707 - Q1在MPEG - 2應(yīng)用中表現(xiàn)出色，可用于DVD刻錄機(jī)、硬盤(pán)錄像機(jī)、DVD播放器、多媒體PC的DVD附加卡、數(shù)字高清電視系統(tǒng)和機(jī)頂盒等。它能夠從27 - MHz的視頻時(shí)鐘為CD - DA DSP、DVD DSP、卡拉OK DSP、ADC和DAC等提供音頻系統(tǒng)時(shí)鐘。

  5.2 典型連接

• 典型連接圖顯示，PLL1707 - Q1有四個(gè)數(shù)字和模擬電源地，但建議使用一個(gè)公共接地連接以避免閂鎖或其他電源相關(guān)問(wèn)題。電源應(yīng)盡可能靠近器件進(jìn)行旁路處理。在時(shí)鐘輸出端，為了獲得良好的抖動(dòng)性能，應(yīng)盡量減小負(fù)載電容，推薦通過(guò)緩沖器驅(qū)動(dòng)時(shí)鐘輸出，特別是在SCKO0和SCKO1有重負(fù)載的情況下。

六、總結(jié)與思考

PLL1707 - Q1憑借其豐富的時(shí)鐘輸出、低抖動(dòng)性能、靈活的控制方式和廣泛的應(yīng)用場(chǎng)景，成為電子工程師在設(shè)計(jì)高性能系統(tǒng)時(shí)鐘時(shí)的一個(gè)優(yōu)秀選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的系統(tǒng)需求，合理選擇采樣頻率、電源配置和外部電路連接，以充分發(fā)揮該器件的性能優(yōu)勢(shì)。同時(shí)，也需要注意ESD防護(hù)等問(wèn)題，避免器件受到損壞。大家在使用PLL1707 - Q1的過(guò)程中遇到過(guò)哪些問(wèn)題呢？又是如何解決的呢？歡迎在評(píng)論區(qū)分享交流。