深入解析MAX5062/MAX5063/MAX5064：125V/2A高速半橋MOSFET驅(qū)動(dòng)器

在電子工程師的日常工作中，選擇合適的MOSFET驅(qū)動(dòng)器至關(guān)重要。今天，我們就來詳細(xì)探討MAXIM推出的MAX5062/MAX5063/MAX5064這三款125V/2A高速半橋MOSFET驅(qū)動(dòng)器，看看它們有哪些獨(dú)特的性能和優(yōu)勢(shì)。

文件下載：MAX5063.pdf

一、產(chǎn)品概述

MAX5062/MAX5063/MAX5064適用于高壓應(yīng)用，可驅(qū)動(dòng)高端和低端MOSFET。它們具有獨(dú)立控制、低且匹配的傳播延遲、高源/灌電流能力等特點(diǎn)，采用熱增強(qiáng)型封裝，非常適合用于高功率、高頻電信電源轉(zhuǎn)換器。其最大輸入電壓范圍為125V，能為電信標(biāo)準(zhǔn)中100V的輸入瞬態(tài)要求提供充足的余量。此外，芯片內(nèi)部集成了可靠的自舉二極管，無需外部離散二極管。

二、產(chǎn)品特性

這些驅(qū)動(dòng)器具備眾多出色的特性，使其在同類產(chǎn)品中脫穎而出：

1. 高電壓操作：支持最高125V的輸入操作，能適應(yīng)高電壓的應(yīng)用場(chǎng)景。
2. 寬電壓輸入范圍：VDD輸入電壓范圍為8V至12.6V，提供了更靈活的電源選擇。
3. 大電流驅(qū)動(dòng)能力：具有2A的峰值源和灌電流驅(qū)動(dòng)能力，可有效驅(qū)動(dòng)MOSFET。
4. 低延遲：典型傳播延遲僅35ns，且驅(qū)動(dòng)器之間的傳播延遲匹配保證在8ns以內(nèi)，有助于提高系統(tǒng)的響應(yīng)速度。
5. 可編程功能：MAX5064具有可編程的先斷后通（Break-Before-Make）時(shí)序，可在16ns至95ns之間調(diào)整，能有效避免直通電流。
6. 高頻率性能：MAX5064在驅(qū)動(dòng)100nC柵極電荷時(shí)，組合開關(guān)頻率可達(dá)1MHz，滿足高頻應(yīng)用需求。
7. 多種邏輯輸入選擇：提供CMOS（VDD / 2）或具有遲滯的TTL邏輯電平輸入，且邏輯輸入最高可承受15V電壓，獨(dú)立于輸入電壓。
8. 低輸入電容：僅2.5pF的輸入電容，可減少負(fù)載，提高開關(guān)速度。
9. 快速關(guān)斷功能：MAX5064在故障或PWM啟停同步期間可實(shí)現(xiàn)驅(qū)動(dòng)器的即時(shí)關(guān)斷。
10. 低功耗：電源電流僅200μA，有利于降低系統(tǒng)功耗。
11. 多樣的驅(qū)動(dòng)器組合：有非反相和反相驅(qū)動(dòng)器的不同組合版本可供選擇，滿足不同的設(shè)計(jì)需求。
12. 多種封裝形式：提供8引腳SO、熱增強(qiáng)型SO和12引腳薄型QFN等多種封裝，方便不同的應(yīng)用場(chǎng)景。

三、電氣特性

電源部分

• 工作電源電壓VDD范圍為8.0V至12.6V，在不同的工作條件下，VDD和BST的靜態(tài)和工作電源電流也有所不同。例如，在無開關(guān)狀態(tài)下，MAX5062/MAX5063的VDD靜態(tài)電源電流典型值為70μA，MAX5064為120μA。
• 欠壓鎖定（UVLO）功能可確保在電源電壓過低時(shí)，驅(qū)動(dòng)器輸出保持低電平，以保護(hù)電路。VDD的UVLO閾值典型值為7.3V，BST的UVLO閾值典型值為6.9V，且兩者的遲滯典型值均為0.5V。

邏輯輸入部分

• 不同型號(hào)的驅(qū)動(dòng)器支持CMOS（VDD / 2）或TTL邏輯電平輸入。CMOS版本的邏輯高電平輸入范圍為0.67 x VDD至VDD，邏輯低電平輸入范圍為0.33 x VDD至0.4 x VDD；TTL版本的邏輯高電平輸入典型值為2V，邏輯低電平輸入典型值為0.8V。
• 邏輯輸入具有一定的遲滯特性，CMOS版本為1.6V，TTL版本為0.25V，可避免信號(hào)轉(zhuǎn)換時(shí)的雙脈沖問題。

驅(qū)動(dòng)器輸出部分

• 高端和低端柵極驅(qū)動(dòng)器的輸出電阻在不同溫度和工作條件下有所不同。例如，在VDD = 12V、IDH/IDL = 100mA的情況下，高端驅(qū)動(dòng)器的源極輸出電阻典型值在25°C時(shí)為2.5Ω，在125°C時(shí)為3.3Ω；灌極輸出電阻典型值在25°C時(shí)為2.1Ω，在125°C時(shí)為2.8Ω。
• 驅(qū)動(dòng)器的峰值輸出電流（源和灌）典型值均為2A，可滿足大多數(shù)MOSFET的驅(qū)動(dòng)需求。

開關(guān)特性部分

• 驅(qū)動(dòng)器的上升時(shí)間和下降時(shí)間與負(fù)載電容有關(guān)。例如，當(dāng)負(fù)載電容CL = 1000pF時(shí)，上升時(shí)間和下降時(shí)間典型值均為7ns；當(dāng)CL = 5000pF時(shí)，上升時(shí)間和下降時(shí)間典型值均為33ns。
• 導(dǎo)通和關(guān)斷傳播延遲時(shí)間也與邏輯電平類型有關(guān)，CMOS版本的典型值為30ns，TTL版本的典型值為35ns。同時(shí)，驅(qū)動(dòng)器之間的延遲匹配典型值為2ns，最大為8ns。

四、工作原理

欠壓鎖定（UVLO）

高低端驅(qū)動(dòng)器均具備欠壓鎖定功能。當(dāng)VDD低于6.8V時(shí)，低端驅(qū)動(dòng)器的UVLOLOW閾值將使兩個(gè)驅(qū)動(dòng)器輸出拉低；當(dāng)BST相對(duì)于HS低于6.4V時(shí)，高端驅(qū)動(dòng)器的UVLOHIGH閾值將使DH輸出拉低。在啟動(dòng)時(shí)，當(dāng)VDD超過其UVLO閾值，DL開始切換并跟隨IN_L邏輯輸入。此時(shí)，自舉電容未充電，BST - HS電壓低于UVLOBST。對(duì)于同步降壓和半橋轉(zhuǎn)換器拓?fù)?，自舉電容可在一個(gè)周期內(nèi)充電，在BST - HS電壓超過UVLOBST后的幾微秒內(nèi)開始正常工作；對(duì)于雙開關(guān)正激拓?fù)?，BST電容充電并使電壓超過UVLOBST需要幾百微秒的時(shí)間。

輸出驅(qū)動(dòng)器

輸出級(jí)采用低RDS_ON的p溝道和n溝道器件（圖騰柱結(jié)構(gòu)），可實(shí)現(xiàn)高柵極電荷開關(guān)MOSFET的快速導(dǎo)通和關(guān)斷。峰值源和灌電流典型值為2A，邏輯輸入到驅(qū)動(dòng)器輸出的傳播延遲匹配在8ns以內(nèi)。內(nèi)部p溝道和n溝道MOSFET具有1ns的先斷后通邏輯，可避免交叉導(dǎo)通，減少直通電流，降低工作電源電流和VDD上的尖峰。

內(nèi)部自舉二極管

內(nèi)部二極管連接在VDD和BST之間，與外部連接在BST和HS之間的自舉電容配合使用。當(dāng)DL低端開關(guān)導(dǎo)通時(shí)，二極管從VDD為電容充電；當(dāng)高端驅(qū)動(dòng)器導(dǎo)通使HS拉高時(shí)，二極管將VDD隔離。內(nèi)部自舉二極管的典型正向電壓降為0.9V，典型的關(guān)斷/導(dǎo)通時(shí)間為10ns。若需要更低的VDD到BST電壓降，可在VDD和BST之間連接外部肖特基二極管。

可編程先斷后通（MAX5064）

半橋和同步降壓拓?fù)湫枰谝粋€(gè)開關(guān)導(dǎo)通之前先關(guān)斷另一個(gè)開關(guān)，以避免直通電流。MAX5064提供了可編程的先斷后通功能，可將延遲從16ns調(diào)整到95ns。在計(jì)算總先斷后通時(shí)間（tBBM）時(shí)，需要考慮傳播延遲失配（tMATCH）?？墒褂靡韵鹿接?jì)算所需tBBM對(duì)應(yīng)的RBBM： [t{BBM_ERROR }=0.15 × t{BBM}+t{MATCH }] [R{B B M}=10 k Omega timesleft(frac{t{B B M}}{8 n s}-1right) (R{B B M}<200 k Omega)]

BBM引腳電壓被調(diào)節(jié)到1.3V，BBM電路根據(jù)RBBM的電流調(diào)整tBBM。為避免開關(guān)期間的接地反彈影響，需用1nF或更小的陶瓷電容將BBM旁路到AGND。在啟動(dòng)時(shí)，由于BBM電壓在UVLO清除器件啟動(dòng)之前已穩(wěn)定，CBBM的充電時(shí)間不會(huì)影響tBBM。對(duì)于雙開關(guān)正激轉(zhuǎn)換器等同時(shí)開關(guān)高低端的拓?fù)?，可通過不連接BBM來禁用該功能，此時(shí)tBBM典型值為1ns。

驅(qū)動(dòng)器邏輯輸入

MAX5062/MAX5064A為CMOS（VDD / 2）邏輯輸入驅(qū)動(dòng)器，MAX5063/MAX5064B為TTL兼容邏輯輸入驅(qū)動(dòng)器。邏輯輸入信號(hào)獨(dú)立于VDD，可承受高達(dá)15V的電壓尖峰。TTL和CMOS邏輯輸入分別具有400mV和1.6V的遲滯，可避免轉(zhuǎn)換期間的雙脈沖問題。邏輯輸入為高阻抗引腳，不能浮空。低2.5pF的輸入電容可減少負(fù)載并提高開關(guān)速度。非反相輸入通過1MΩ電阻內(nèi)部下拉到GND，反相輸入通過1MΩ電阻內(nèi)部上拉到VDD。在器件上電時(shí)，控制器的PWM輸出必須處于適當(dāng)狀態(tài)。當(dāng)邏輯輸入浮空時(shí)，隨著VDD超過UVLO閾值，DH和DL輸出將拉低。MAX5064_每個(gè)驅(qū)動(dòng)器有兩個(gè)邏輯輸入，可提供更靈活的MOSFET控制?？墒褂肐N_H+/IN_L+進(jìn)行非反相邏輯操作，使用IN_H-/IN_L-進(jìn)行反相邏輯操作。若不使用，可將IN_H+/IN_L+連接到VDD，將IN_H-/INL-連接到GND。也可將未使用的輸入用作開/關(guān)功能，使用IN+進(jìn)行低電平有效關(guān)機(jī)邏輯，使用IN_-進(jìn)行高電平有效關(guān)機(jī)邏輯。

最小脈沖寬度

MAX5062/MAX5063/MAX5064采用單脈沖電平轉(zhuǎn)換器架構(gòu)以實(shí)現(xiàn)低傳播延遲。典型的電平轉(zhuǎn)換器架構(gòu)會(huì)導(dǎo)致輸出端出現(xiàn)最小（高或低）脈沖寬度（tDMIN），可能高于邏輯輸入脈沖寬度。對(duì)于這些器件，DH的最小高脈沖寬度（tDMIN - DH - H）低于DL的最小低脈沖寬度（tDMIN - DL - L），以避免在低占空比窄脈沖且無外部BBM延遲時(shí)出現(xiàn)直通；在高占空比（接近100%）時(shí)，DH的最小低脈沖寬度（tDMIN - DH - L）必須高于DL的最小低脈沖寬度（tDMIN - DL - L），以避免重疊和直通。在沒有外部BBM延遲的情況下，可能會(huì)出現(xiàn)約40ns的重疊，建議在INH路徑中添加外部延遲，確保INH處的最小低脈沖寬度始終長(zhǎng)于tPW - MIN。

五、應(yīng)用信息

電源旁路和接地

在使用MAX5062/MAX5063/MAX5064時(shí)，要特別注意電源旁路和接地。當(dāng)兩個(gè)驅(qū)動(dòng)器同相驅(qū)動(dòng)大外部電容負(fù)載時(shí)，峰值電源和輸出電流可能超過4A。電源壓降和接地偏移會(huì)為反相器產(chǎn)生負(fù)反饋，可能降低延遲和轉(zhuǎn)換時(shí)間。接地不足導(dǎo)致的接地偏移還可能干擾共享同一交流接地返回路徑的其他電路。VDD、DH、DL和/或GND路徑中的任何串聯(lián)電感在開關(guān)帶有電容負(fù)載的驅(qū)動(dòng)器時(shí)，由于高di/dt可能導(dǎo)致振蕩。應(yīng)盡可能靠近器件并聯(lián)一個(gè)或多個(gè)0.1μF陶瓷電容，將VDD旁路到GND（MAX5062/MAX5063）或PGND（MAX5064）。使用接地平面可最小化接地返回電阻和串聯(lián)電感。將外部MOSFET盡可能靠近驅(qū)動(dòng)器放置，以進(jìn)一步減小電路板電感和交流路徑電阻。對(duì)于MAX5064_，低功率邏輯接地（AGND）與高功率驅(qū)動(dòng)器返回（PGND）分開，邏輯輸入信號(hào)應(yīng)在IN_和AGND之間施加，負(fù)載（MOSFET柵極）應(yīng)連接在DL和PGND之間。

功率耗散

驅(qū)動(dòng)器的功率耗散主要源于內(nèi)部升壓二極管、nMOS和pMOS FET的功率損耗。對(duì)于電容負(fù)載，器件的總功率耗散計(jì)算公式為： [P{D}=left(C{L} × V{D D}^{2} × f{S W}right)+left(D{D D O}+I{B S T O}right) × V{D D}] 其中，CL是DH和DL處的組合電容負(fù)載，VDD是電源電壓，fSW是轉(zhuǎn)換器的開關(guān)頻率。PD包括內(nèi)部自舉二極管的功率耗散。若使用外部自舉肖特基二極管，內(nèi)部功率耗散將減少PDIODE，其計(jì)算公式為： [PDIODE =C{D H} timesleft(V{D D}-1right) × f{S W} × V_{f}] 使用內(nèi)部升壓二極管時(shí)的總功率耗散為PD，使用外部肖特基二極管時(shí)為PD - PDIODE。在環(huán)境溫度TA = +70°C時(shí)，12引腳TQFN封裝的最大總功率耗散不能超過1.951W，8引腳帶暴露焊盤的SO封裝不能超過1.5W，普通8引腳SO封裝不能超過0.471W。

布局信息

驅(qū)動(dòng)器在開關(guān)MOSFET柵極時(shí)會(huì)產(chǎn)生大電流，以實(shí)現(xiàn)快速的上升和下降沿。高di/dt如果走線長(zhǎng)度和阻抗控制不當(dāng)，可能導(dǎo)致不可接受的振鈴。在設(shè)計(jì)PCB布局時(shí)，應(yīng)遵循以下準(zhǔn)則：

• 確保VDD相對(duì)于地的電壓或BST相對(duì)于HS的電壓不超過13.2V，VDD到地或BST到HS的電壓尖峰高于13.2V可能損壞器件。應(yīng)盡可能靠近器件在VDD到GND（MAX5062/MAX5063）或PGND（MAX5064）以及BST到HS之間放置一個(gè)或多個(gè)低ESL的0.1μF去耦陶瓷電容，陶瓷去耦電容的容量應(yīng)至少為被驅(qū)動(dòng)?xùn)艠O電容的20倍。
• 器件與被驅(qū)動(dòng)MOSFET柵極之間形成兩個(gè)交流電流回路。當(dāng)MOSFET柵極被拉低時(shí)，看起來像一個(gè)大電容，有源電流回路從MOSFET驅(qū)動(dòng)器輸出（DL或DH）到MOSFET柵極，到MOSFET源極，再到MOSFET驅(qū)動(dòng)器的返回端（GND或HS）；當(dāng)MOSFET柵極被拉高時(shí)，有源電流回路從MOSFET驅(qū)動(dòng)器輸出（DL或DH）到MOSFET柵極，到MOSFET源極，到驅(qū)動(dòng)器去耦電容的返回端，到去耦電容的正端，再到MOSFET驅(qū)動(dòng)器的電源連接端。去耦電容可以是連接在BST和HS之間的飛跨電容，也可以是VDD的去耦電容。必須注意最小化這些交流電流路徑的物理距離和阻抗。
• 將TQFN（MAX5064）或SO（MAX5062C/D和MAX5063C/D）封裝的暴露焊盤焊接到大型銅平面上，以實(shí)現(xiàn)額定功率耗散。在VDD去耦電容返回端附近將AGND和PGND單點(diǎn)連接。

六、典型應(yīng)用電路

這些驅(qū)動(dòng)器適用于多種電源轉(zhuǎn)換電路，如電信半橋電源、雙開關(guān)正激轉(zhuǎn)換器、全橋轉(zhuǎn)換器、有源箝位正激轉(zhuǎn)換器、電源模塊和電機(jī)控制等。文檔中給出了幾種典型應(yīng)用電路，包括MAX5062半橋轉(zhuǎn)換、同步降壓轉(zhuǎn)換器、雙開關(guān)正激轉(zhuǎn)換和MAX5064半橋轉(zhuǎn)換器等，為工程師的實(shí)際設(shè)計(jì)提供了很好的參考。

七、總結(jié)

MAX5062/MAX5063/MAX5064高速半橋MOSFET驅(qū)動(dòng)器憑借其高電壓操作、低延遲、大電流驅(qū)動(dòng)能力、可編程功能等優(yōu)勢(shì)，在高壓、高頻的電源轉(zhuǎn)換應(yīng)用中具有很大的競(jìng)爭(zhēng)力。不過，在實(shí)際使用中，工程師需要根據(jù)具體的應(yīng)用需求，合理選擇型號(hào)和封裝，并注意電源旁路、接地、布局等方面的問題，以確保驅(qū)動(dòng)器的性能發(fā)揮到最佳。大家在使用這些驅(qū)動(dòng)器的過程中，有沒有遇到過什么特別的問題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)兀繗g迎在評(píng)論區(qū)分享交流。