CDCDB2000：PCIe時(shí)鐘緩沖器的卓越之選

在當(dāng)今高速發(fā)展的電子領(lǐng)域，PCIe技術(shù)不斷演進(jìn)，對(duì)時(shí)鐘緩沖器的性能要求也越來越高。CDCDB2000作為一款專為PCIe Gen 1 - 7設(shè)計(jì)的20輸出時(shí)鐘緩沖器，憑借其出色的性能和豐富的功能，成為眾多工程師的理想選擇。今天，我們就來深入了解一下這款CDCDB2000。

文件下載：cdcdb2000.pdf

一、CDCDB2000的特性亮點(diǎn)

1. 輸出性能卓越

CDCDB2000擁有20個(gè)LP - HCSL輸出，并且集成了85Ω輸出端接。這一設(shè)計(jì)不僅保證了信號(hào)的穩(wěn)定傳輸，還能有效降低反射和干擾。其輸出抖動(dòng)極低，在DB2000QL濾波器之后的附加相位抖動(dòng)小于0.08 ps rms，周期到周期抖動(dòng)小于50 ps，輸出到輸出的偏斜小于50 ps，輸入到輸出延遲小于3 ns。這些優(yōu)秀的性能指標(biāo)，使得CDCDB2000能夠滿足PCIe Gen 6和Gen 7等高速接口的嚴(yán)格要求。

2. 靈活的控制方式

它具備8個(gè)硬件輸出使能（OE#）控制，同時(shí)支持SMBus和Side - Band Interface（SBI）兩種控制方式。通過SMBus，工程師可以方便地對(duì)每個(gè)輸出進(jìn)行單獨(dú)配置和控制；而SBI則提供了另一種靈活的控制途徑，在特定場景下能夠發(fā)揮獨(dú)特的優(yōu)勢(shì)。這種多樣化的控制方式，為工程師在不同的應(yīng)用場景中提供了更多的選擇。

3. 低功耗設(shè)計(jì)

CDCDB2000采用3.3V核心和IO電源電壓，并且具備硬件控制的低功耗模式（PD#）。在低功耗模式下，其功耗小于600mW，有效降低了系統(tǒng)的整體功耗，延長了設(shè)備的使用壽命。

4. 封裝小巧

該芯片采用6mm × 6mm、80引腳的TLGA/GQFN封裝，體積小巧，適合在空間有限的設(shè)計(jì)中使用。

二、應(yīng)用領(lǐng)域廣泛

CDCDB2000的高性能使其在多個(gè)領(lǐng)域都有廣泛的應(yīng)用，包括但不限于以下幾個(gè)方面。

1. 服務(wù)器領(lǐng)域

在微服務(wù)器和塔式服務(wù)器中，CDCDB2000能夠?yàn)镻CIe接口提供穩(wěn)定的時(shí)鐘信號(hào)，確保服務(wù)器的高效運(yùn)行。它可以將時(shí)鐘信號(hào)準(zhǔn)確地分配到各個(gè)PCIe端點(diǎn)，提高服務(wù)器的性能和可靠性。

2. 存儲(chǔ)領(lǐng)域

在存儲(chǔ)區(qū)域網(wǎng)絡(luò)和主機(jī)總線適配器卡中，以及網(wǎng)絡(luò)附屬存儲(chǔ)設(shè)備中，CDCDB2000能夠滿足對(duì)時(shí)鐘信號(hào)精度和穩(wěn)定性的要求，保證數(shù)據(jù)的可靠傳輸和存儲(chǔ)。

3. 硬件加速領(lǐng)域

對(duì)于硬件加速器，CDCDB2000可以提供高質(zhì)量的時(shí)鐘信號(hào)，助力加速器實(shí)現(xiàn)高速數(shù)據(jù)處理和運(yùn)算。

三、引腳配置與功能

CDCDB2000的引腳配置經(jīng)過精心設(shè)計(jì)，每個(gè)引腳都有其特定的功能。

1. 輸入時(shí)鐘引腳

CLKIN_P和CLKIN_N為LP - HCSL差分時(shí)鐘輸入引腳，通常直接連接到時(shí)鐘源的差分輸出，確保準(zhǔn)確的時(shí)鐘信號(hào)輸入。

2. 輸出時(shí)鐘引腳

CKx_P和CKx_N（x = 0 - 19）是20個(gè)LP - HCSL差分時(shí)鐘輸出引腳，分別對(duì)應(yīng)不同的輸出通道。這些輸出通道可以直接連接到PCIe差分時(shí)鐘輸入，為PCIe設(shè)備提供時(shí)鐘信號(hào)。如果某個(gè)通道未使用，可以將相應(yīng)的引腳不連接。

3. 管理與控制引腳

OE#系列引腳用于輸出使能控制，每個(gè)引腳對(duì)應(yīng)一個(gè)輸出通道。通過控制這些引腳的電平，可以獨(dú)立地啟用或禁用相應(yīng)的輸出通道。SMBus相關(guān)引腳（SADR0、SADR1、SMBCLK、SMBDAT）用于SMBus通信，實(shí)現(xiàn)對(duì)芯片的配置和控制。SBEN引腳用于選擇控制方式，當(dāng)SBEN為高電平時(shí)，啟用Side - Band Interface；當(dāng)SBEN為低電平時(shí)，啟用SMBus/OE#控制。

4. 電源和接地引腳

VDD和VDD_A為電源輸入引腳，需要連接到3.3V電源，并通過去耦電容連接到GND，以保證電源的穩(wěn)定。GND為接地引腳，需要將接地焊盤連接到系統(tǒng)接地。

四、電氣特性與性能指標(biāo)

1. 絕對(duì)最大額定值

在使用CDCDB2000時(shí)，需要注意其絕對(duì)最大額定值。例如，電源電壓VDD和VDD_A的范圍為 - 0.3V到3.6V，IO輸入電壓范圍為GND到VDD + 0.5V，結(jié)溫最大為125°C，存儲(chǔ)溫度范圍為 - 65°C到150°C。超出這些額定值可能會(huì)導(dǎo)致設(shè)備永久性損壞。

2. ESD額定值

該芯片的人體模型（HBM）靜電放電（ESD）額定值為±3000V，充電設(shè)備模型（CDM）ESD額定值為±1000V。在使用過程中，需要注意靜電防護(hù)，避免因ESD導(dǎo)致芯片損壞。

3. 推薦工作條件

推薦的IO電源電壓VDD和核心電源電壓VDD_A范圍為3.135V到3.465V，環(huán)境溫度范圍為 - 40°C到85°C，結(jié)溫最大為125°C。在這些條件下使用，能夠保證芯片的最佳性能和可靠性。

4. 電氣參數(shù)

CDCDB2000的電氣參數(shù)表現(xiàn)出色。例如，輸入頻率范圍為50MHz到250MHz，輸出頻率范圍同樣為50MHz到250MHz，輸出高電壓VOH為225mV到270mV，輸出低電壓VOL為10mV到150mV，差分阻抗ZDIFF為81Ω到89Ω等。這些參數(shù)確保了芯片在不同的工作條件下都能穩(wěn)定工作。

五、詳細(xì)功能描述

1. 輸出使能控制

CDCDB2000提供了兩種輸出使能控制方式，即SMBus/OE#和Side - Band Interface。通過SBEN引腳可以選擇使用哪種控制方式。在SMBus/OE#控制方式下，OE#引腳用于控制相應(yīng)輸出通道的狀態(tài)，同時(shí)SMBus寄存器也可以獨(dú)立地啟用或禁用輸出。在Side - Band Interface控制方式下，通過DATA、CLK和SHFT_LD#引腳可以將數(shù)據(jù)移入一個(gè)20位的移位寄存器，從而實(shí)現(xiàn)對(duì)輸出的控制。

2. SMBus

SMBus接口在CKPWRGD_PD# = 1時(shí)有效，允許通過SMBus寄存器對(duì)每個(gè)輸出進(jìn)行單獨(dú)的啟用或禁用。當(dāng)CKPWRGD_PD# = 0時(shí)，SMBus引腳處于高阻態(tài)，但所有寄存器設(shè)置會(huì)保留。SMBus地址通過SADR1和SADR0兩個(gè)引腳進(jìn)行配置，每個(gè)引腳支持三種電平，因此CDCDB2000可以有9個(gè)不同的SMBus地址。

3. Side - Band Interface

Side - Band Interface是一種簡單的三線接口，由DATA、CLK和SHFT_LD#引腳組成。通過該接口，可以將數(shù)據(jù)移入移位寄存器，然后在SHFT_LD#引腳的下降沿將移位寄存器的內(nèi)容鎖存到輸出寄存器。在SBI模式下，OE[7:9, 11, 12]#引腳會(huì)被禁用。

4. 設(shè)備功能模式

CKPWRGD_PD#引腳用于設(shè)置設(shè)備內(nèi)部的兩個(gè)狀態(tài)變量PWRGD和PD#，這兩個(gè)變量控制著設(shè)備的各種功能和引腳狀態(tài)。每個(gè)輸出通道可以通過SMBus控制寄存器位和相應(yīng)的OE[12:5]#硬件引腳進(jìn)行獨(dú)立的啟用或禁用。

六、寄存器映射

CDCDB2000的寄存器映射包含多個(gè)寄存器，每個(gè)寄存器都有其特定的功能。例如，OECR1 - OECR3寄存器用于輸出使能控制，OERDBK寄存器用于報(bào)告OE[12:5]#輸入引腳的當(dāng)前狀態(tài)，SBRDBK寄存器用于報(bào)告SBEN輸入引腳的狀態(tài)等。通過對(duì)這些寄存器的配置和操作，工程師可以實(shí)現(xiàn)對(duì)CDCDB2000的精確控制。

七、應(yīng)用與實(shí)現(xiàn)

1. 典型應(yīng)用

在典型的服務(wù)器主板應(yīng)用中，CDCDB2000可以將來自處理器芯片組PCH的100MHz PCIe參考時(shí)鐘分配到多個(gè)端點(diǎn)。例如，將時(shí)鐘信號(hào)分配給處理器、轉(zhuǎn)接卡/重定時(shí)器、DDR內(nèi)存控制器等。

2. 設(shè)計(jì)步驟

在設(shè)計(jì)CDCDB2000的應(yīng)用電路時(shí)，需要確定輸出使能控制方法，可以選擇使用SMBus編程寄存器（軟件）或硬件OE#引腳進(jìn)行控制。同時(shí)，需要選擇合適的SMBus地址，并在SADRx引腳上放置適當(dāng)?shù)纳侠蛳吕?a target="_blank">電阻。

3. 電源供應(yīng)建議

由于高性能時(shí)鐘緩沖器對(duì)電源噪聲非常敏感，因此在設(shè)計(jì)電源供應(yīng)時(shí)，需要采取措施降低噪聲?？梢允褂脼V波電容消除電源的低頻噪聲，使用旁路電容為高頻噪聲提供低阻抗路徑。同時(shí)，建議在板級(jí)電源和芯片電源之間插入鐵氧體磁珠，以隔離時(shí)鐘緩沖器產(chǎn)生的高頻開關(guān)噪聲。

4. 布局設(shè)計(jì)

在PCB布局設(shè)計(jì)時(shí)，需要遵循一定的準(zhǔn)則。例如，所有連接到CKx引腳的傳輸線必須具有85Ω的差分阻抗和42.5Ω的單端阻抗，以避免反射和輻射發(fā)射的增加。同時(shí)，需要注意消除或減少傳輸線上的短截線，確保良好的熱性能和電源連接。

八、總結(jié)

CDCDB2000作為一款高性能的PCIe時(shí)鐘緩沖器，在輸出性能、控制靈活性、功耗等方面都表現(xiàn)出色。其廣泛的應(yīng)用領(lǐng)域和豐富的功能，為電子工程師在設(shè)計(jì)PCIe相關(guān)系統(tǒng)時(shí)提供了可靠的解決方案。在使用CDCDB2000時(shí)，工程師需要仔細(xì)了解其引腳配置、電氣特性、功能描述等方面的內(nèi)容，并根據(jù)具體的應(yīng)用場景進(jìn)行合理的設(shè)計(jì)和布局。大家在實(shí)際應(yīng)用中是否遇到過類似芯片的使用問題呢？歡迎在評(píng)論區(qū)分享交流。