LMK04906：超低噪聲時鐘抖動清理器與乘法器的深度剖析

在電子設(shè)計領(lǐng)域，時鐘抖動清理器與乘法器對于確保系統(tǒng)時鐘信號的穩(wěn)定性和準(zhǔn)確性至關(guān)重要。今天，我們就來深入探討德州儀器（TI）的LMK04906，一款具備超低噪聲性能的時鐘抖動清理器與乘法器。

文件下載：lmk04906.pdf

一、產(chǎn)品特性亮點

超低RMS抖動性能

LMK04906在抖動性能方面表現(xiàn)卓越，其100 - fs RMS抖動（12 kHz至20 MHz）和123 - fs RMS抖動（100 Hz至20 MHz）的指標(biāo)，能有效滿足對時鐘信號質(zhì)量要求極高的應(yīng)用場景，如高速數(shù)據(jù)傳輸和高精度測量等。

雙環(huán)PLLatinum?PLL架構(gòu)

該架構(gòu)是LMK04906的核心優(yōu)勢之一。PLL1集成了低噪聲晶體振蕩器電路，在輸入時鐘丟失時具備保持模式，可實現(xiàn)自動或手動觸發(fā)/恢復(fù)。PLL2則擁有歸一化[1 Hz]PLL噪聲底至 - 227 dBc/Hz的出色表現(xiàn)，相位檢測器速率高達155 MHz，還配備了OSCin頻率倍增器和集成低噪聲VCO，為系統(tǒng)提供了穩(wěn)定且低噪聲的時鐘信號。

冗余輸入時鐘與靈活輸出配置

它具備3個帶LOS的冗余輸入時鐘，支持自動和手動切換模式，增強了系統(tǒng)的可靠性。輸出方面，提供50%占空比輸出分頻，范圍從1到1045（偶數(shù)和奇數(shù)），且支持LVPECL、LVDS或LVCMOS可編程輸出，滿足不同應(yīng)用的多樣化需求。此外，還具備精密數(shù)字延遲，可固定或動態(tài)調(diào)整，以及25 - ps步長的模擬延遲控制，為時鐘信號的相位調(diào)整提供了精細(xì)的手段。

二、廣泛的應(yīng)用領(lǐng)域

LMK04906的應(yīng)用范圍十分廣泛，涵蓋了10G、40G和100G OTN線卡、SONET/SDH OC - 48/STM - 16和OC - 192/STM64線卡、GbE/10GbE、1/2/4/8/10GFC線卡等通信領(lǐng)域，以及同步以太網(wǎng)光模塊、DSLAM/MSANs測試與測量、廣播視頻、無線基站、數(shù)據(jù)轉(zhuǎn)換器時鐘等多個領(lǐng)域，展現(xiàn)了其強大的通用性和適應(yīng)性。

三、詳細(xì)的技術(shù)規(guī)格分析

絕對最大額定值與ESD額定值

在絕對最大額定值方面，電源電壓（VCC）范圍為 - 0.3至3.6 V，輸入電壓（VIN）為 - 0.3至（VCC + 0.3）V等，這些參數(shù)為設(shè)計人員在電路設(shè)計時提供了安全邊界。ESD額定值方面，人體模型（HBM）為±2000 V，帶電設(shè)備模型（CDM）為±750 V，機器模型（MM）為±150 V，表明該器件具備一定的靜電防護能力，但在實際使用中仍需注意靜電防護措施。

推薦工作條件與電氣特性

推薦工作條件規(guī)定了器件正常工作的環(huán)境范圍，如結(jié)溫（TJ）最大為125°C，環(huán)境溫度（TA）在VCC = 3.3 V時為 - 40至85°C等。電氣特性部分詳細(xì)列出了各項參數(shù)，如電流消耗、時鐘輸入頻率、輸入擺率、差分輸入電壓等，這些參數(shù)對于準(zhǔn)確設(shè)計電路和評估系統(tǒng)性能至關(guān)重要。例如，在電流消耗方面，所有時鐘啟用時的電源電流（ICC_CLKS）典型值為410 mA，最大為470 mA，設(shè)計人員可據(jù)此進行電源設(shè)計和功耗評估。

四、系統(tǒng)架構(gòu)與工作模式

雙環(huán)PLL架構(gòu)優(yōu)勢

雙環(huán)PLL架構(gòu)使得LMK04906在輸出頻率范圍和相位噪聲積分帶寬方面都能實現(xiàn)最低抖動性能。PLL1通過外部參考時鐘驅(qū)動，使用外部VCXO或可調(diào)晶體為PLL2提供頻率準(zhǔn)確、低相位噪聲的參考時鐘，同時抑制參考時鐘可能積累的高頻相位噪聲。PLL2則利用內(nèi)部VCO的優(yōu)越高頻相位噪聲特性和參考VCXO或可調(diào)晶體的良好低頻相位噪聲，實現(xiàn)超低抖動的輸出。

多種工作模式

LMK04906支持雙PLL、單PLL和時鐘分配等多種模式。在雙PLL模式下，PLL1和PLL2協(xié)同工作，為系統(tǒng)提供高精度的時鐘信號；單PLL模式下，PLL1斷電，OSCin作為PLL2的參考輸入；時鐘分配模式則允許使用CLKin1將時鐘信號分配到輸出端。此外，還具備0 - 延遲模式，可確保時鐘輸入和輸出之間的固定相位關(guān)系，滿足特定應(yīng)用對相位準(zhǔn)確性的要求。

五、編程與配置要點

寄存器編程

該器件使用32位寄存器進行編程，每個寄存器由5位地址字段和27位數(shù)據(jù)字段組成。編程時需注意按順序進行，如從R0到R16，以及R24到R31，以確保器件正常工作。例如，在編程R0時，需將復(fù)位位（b17）設(shè)置為1以確保器件處于默認(rèn)狀態(tài)，后續(xù)編程時再將其清除。

特殊編程情況

在編程R0至R5以更改CLKoutX_DIV或CLKoutX_DDLY值時，若CLKoutX_DIV > 25或CLKoutX_DDLY > 12，可能需要額外的CLKuWire時鐘周期。如SYNC_EN_AUTO = 1時，還需特殊的編程方法，這些細(xì)節(jié)在實際編程中需要特別關(guān)注，以避免出現(xiàn)錯誤。

六、應(yīng)用與實現(xiàn)建議

環(huán)路濾波器設(shè)計

每個PLL都需要專用的環(huán)路濾波器。PLL1的環(huán)路濾波器應(yīng)連接到CPout1引腳，推薦設(shè)計為總閉環(huán)帶寬在10 Hz至200 Hz范圍內(nèi)，以保留參考時鐘輸入信號的頻率準(zhǔn)確性并抑制高頻相位噪聲。PLL2的電荷泵直接連接到可選的內(nèi)部環(huán)路濾波器組件，設(shè)計時需考慮VCO的Kvco值變化對環(huán)路帶寬的影響，確保環(huán)路在整個VCO調(diào)諧頻率范圍內(nèi)穩(wěn)定工作。

時鐘輸入與輸出驅(qū)動

在驅(qū)動CLKin和OSCin輸入時，需根據(jù)信號源的類型（差分或單端）選擇合適的耦合方式和終止方法，以確保信號的質(zhì)量和穩(wěn)定性。對于時鐘輸出，要遵循傳輸線理論進行阻抗匹配，為不同類型的驅(qū)動（如LVDS和LVPECL）提供合適的負(fù)載和直流偏置，以實現(xiàn)最佳的相位噪聲和抖動性能。

頻率規(guī)劃

計算LMK04906的輸出分頻值相對簡單，可通過計算時鐘輸出頻率的最小公倍數(shù)（LCM），確定支持目標(biāo)頻率的VCO范圍，進而計算出時鐘輸出分頻值。一般建議繞過VCO分頻器，以簡化設(shè)計并提高性能。

七、總結(jié)

LMK04906憑借其超低噪聲性能、靈活的架構(gòu)和豐富的功能，為電子工程師在時鐘信號處理方面提供了強大的解決方案。在實際應(yīng)用中，我們需要深入理解其技術(shù)規(guī)格、系統(tǒng)架構(gòu)和編程要點，結(jié)合具體的應(yīng)用需求進行合理的設(shè)計和配置，以充分發(fā)揮其優(yōu)勢，確保系統(tǒng)的穩(wěn)定性和可靠性。同時，在設(shè)計過程中要注意各個環(huán)節(jié)的細(xì)節(jié)，如環(huán)路濾波器設(shè)計、時鐘輸入輸出驅(qū)動和頻率規(guī)劃等，以實現(xiàn)最佳的系統(tǒng)性能。你在使用LMK04906或類似器件時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。