深度解析IWR1843：76 - 81GHz FMCW毫米波傳感器的卓越之選

在工業(yè)應(yīng)用領(lǐng)域，毫米波傳感器正發(fā)揮著日益重要的作用。德州儀器（TI）的IWR1843作為一款單芯片76 - 81GHz FMCW毫米波傳感器，憑借其豐富的功能和出色的性能，成為了眾多工程師的首選。本文將對(duì)IWR1843進(jìn)行全面深入的剖析，為電子工程師們?cè)谠O(shè)計(jì)應(yīng)用中提供有益的參考。

文件下載：iwr1843.pdf

一、產(chǎn)品特性概覽

（一）集成與性能

IWR1843采用FMCW收發(fā)器架構(gòu)，集成了PLL、發(fā)射器、接收器、基帶和ADC等模塊，實(shí)現(xiàn)了高度的集成化。其覆蓋76 - 81GHz頻段，擁有4GHz可用帶寬，能夠提供高精度的探測(cè)能力。四個(gè)接收通道和三個(gè)發(fā)射通道的設(shè)計(jì)，為雷達(dá)系統(tǒng)的性能提升提供了硬件基礎(chǔ)。同時(shí)，基于分?jǐn)?shù)N PLL的超精確線性調(diào)頻引擎，確保了信號(hào)的精確生成和處理。

（二）處理與控制

芯片內(nèi)置了基于Arm Cortex - R4F的無(wú)線電控制系統(tǒng)，具備內(nèi)置固件，能夠?qū)崿F(xiàn)自我校準(zhǔn)，確保在不同工藝和溫度條件下的穩(wěn)定運(yùn)行。C674x DSP則專門(mén)用于FMCW信號(hào)處理，擁有2MB的片上內(nèi)存，為復(fù)雜的算法實(shí)現(xiàn)提供了充足的資源。而Cortex - R4F微控制器則負(fù)責(zé)目標(biāo)跟蹤、分類以及接口控制等功能，支持自主模式，可從QSPI閃存中加載用戶應(yīng)用程序。

（三）接口與安全

該芯片集成了豐富的外設(shè)，包括具有ECC的內(nèi)部存儲(chǔ)器、多種主機(jī)接口（如CAN和CAN - FD）、高達(dá)6個(gè)ADC通道、2個(gè)SPI通道、2個(gè)UART、I2C和GPIOs等，方便與外部設(shè)備進(jìn)行連接和通信。同時(shí)，它還具備功能安全合規(guī)性，符合IEC 61508標(biāo)準(zhǔn)，達(dá)到SIL 3的功能安全系統(tǒng)設(shè)計(jì)要求，硬件完整性可達(dá)SIL - 2，通過(guò)了TUV SUD的IEC 61508 SIL 2認(rèn)證，為安全關(guān)鍵型應(yīng)用提供了可靠的保障。

（四）其他優(yōu)勢(shì)

芯片具備嵌入式自我監(jiān)控功能，無(wú)需主機(jī)處理器參與，能夠?qū)崟r(shí)檢測(cè)系統(tǒng)狀態(tài)。復(fù)雜的基帶架構(gòu)和嵌入式干擾檢測(cè)能力，提高了系統(tǒng)的抗干擾性能?？?a target="_blank">編程的發(fā)射路徑相位旋轉(zhuǎn)器則支持波束成形技術(shù)，增強(qiáng)了雷達(dá)的探測(cè)精度和方向性。此外，內(nèi)置的LDO網(wǎng)絡(luò)可增強(qiáng)PSRR，I/O支持3.3V/1.8V雙電壓，時(shí)鐘源支持40MHz外部振蕩器和時(shí)鐘信號(hào)，且支持40MHz晶體連接，方便硬件設(shè)計(jì)。其0.65mm間距、161引腳、10.4mm × 10.4mm的倒裝芯片BGA封裝，便于裝配，降低了PCB設(shè)計(jì)成本。工作結(jié)溫范圍為 - 40°C至125°C，可適應(yīng)多種惡劣環(huán)境。

二、應(yīng)用領(lǐng)域廣泛

IWR1843可廣泛應(yīng)用于多個(gè)領(lǐng)域，如智能/自動(dòng)門(mén)開(kāi)啟器、工業(yè)距離、速度和角度測(cè)量傳感器、坦克液位探測(cè)雷達(dá)、位移傳感、現(xiàn)場(chǎng)變送器、交通監(jiān)測(cè)、接近傳感、安全監(jiān)控、工廠自動(dòng)化安全防護(hù)、人員計(jì)數(shù)和運(yùn)動(dòng)檢測(cè)等。其高度集成的特性和出色的性能，使其成為工業(yè)應(yīng)用中雷達(dá)傳感的理想選擇。

三、詳細(xì)功能剖析

（一）功能框圖解讀

從功能框圖來(lái)看，IWR1843包含了多個(gè)子系統(tǒng)。其中，數(shù)字前端部分通過(guò)SPI和I2C接口進(jìn)行PMIC控制，擁有數(shù)據(jù)RAM和程序RAM，以及用于啟動(dòng)的ROM。ADC模塊負(fù)責(zé)數(shù)據(jù)采集，DCAN和CAN - FD作為主要的通信接口，支持高速數(shù)據(jù)傳輸。DMA模塊用于數(shù)據(jù)搬運(yùn)，提高系統(tǒng)效率。Cortex R4F作為主控制器，工作頻率為200MHz，負(fù)責(zé)系統(tǒng)的整體控制和管理。C674x DSP則專注于雷達(dá)信號(hào)處理，具備強(qiáng)大的計(jì)算能力。此外，還有用于硬件在環(huán)驗(yàn)證的HIL模塊、用于調(diào)試和測(cè)試的JTAG接口、用于記錄高速ADC輸出的LVDS接口等。

（二）子系統(tǒng)分析

1. RF和模擬子系統(tǒng)
   • 時(shí)鐘子系統(tǒng)：該子系統(tǒng)基于40MHz晶體輸入，通過(guò)內(nèi)置的振蕩器電路、凈化PLL和RF合成器電路，生成76 - 81GHz的信號(hào)。RF合成器的輸出經(jīng)過(guò)X4乘法器處理，得到所需頻率的信號(hào)，并通過(guò)定時(shí)引擎模塊進(jìn)行調(diào)制，生成有效的傳感器波形。凈化PLL還為系統(tǒng)喚醒后的主機(jī)處理器提供參考時(shí)鐘，同時(shí)具備檢測(cè)晶體存在和監(jiān)控時(shí)鐘質(zhì)量的功能。
   • 發(fā)射子系統(tǒng)：由三個(gè)并行發(fā)射鏈組成，每個(gè)鏈具有獨(dú)立的相位和幅度控制。三個(gè)發(fā)射器可同時(shí)工作，且Tx通道配備了可編程的移相器，可在每個(gè)線性調(diào)頻周期進(jìn)行編程。每個(gè)發(fā)射鏈在PCB天線端口的最大輸出功率為12dBm，還支持可編程的回退功能，以優(yōu)化系統(tǒng)性能。
   • 接收子系統(tǒng)：包含四個(gè)并行通道，每個(gè)通道由LNA、混頻器、IF濾波、ADC轉(zhuǎn)換和抽取等模塊組成。所有四個(gè)接收通道可同時(shí)工作，并且每個(gè)通道都有單獨(dú)的掉電選項(xiàng)，以優(yōu)化系統(tǒng)功耗。與傳統(tǒng)的實(shí)值接收器不同，IWR1843支持復(fù)基帶架構(gòu)，采用正交混頻器和雙IF及ADC鏈，為每個(gè)接收器通道提供復(fù)I和Q輸出，適用于快速線性調(diào)頻系統(tǒng)。帶通IF鏈的下限截止頻率可配置在175kHz以上，支持高達(dá)10MHz的帶寬。
2. 處理器子系統(tǒng)
   • DSP子系統(tǒng)：包含TI的高性能C674x DSP、硬件加速器、高帶寬互連（128位，200MHz）以及相關(guān)外設(shè)，如四個(gè)用于數(shù)據(jù)傳輸?shù)腄MA、用于測(cè)量數(shù)據(jù)輸出的LVDS接口、L3雷達(dá)數(shù)據(jù)立方體內(nèi)存、ADC緩沖區(qū)、CRC引擎和數(shù)據(jù)握手內(nèi)存等。
   • 主系統(tǒng)：以Cortex - R4F處理器為核心，負(fù)責(zé)控制所有設(shè)備外設(shè)和設(shè)備的日常管理活動(dòng)。它包含相關(guān)的外設(shè)和管理組件，如DMA、CRC和各種接口（I2C、UART、SPIs、CAN、PMIC時(shí)鐘模塊、PWM等），通過(guò)外設(shè)中央資源（PCR）互連與主互連相連。
3. 主機(jī)接口 IWR1843通過(guò)SPI、UART或CAN - FD接口與主機(jī)雷達(dá)處理器進(jìn)行通信。具體包括提供給主機(jī)處理器的參考時(shí)鐘、用于主機(jī)控制的4端口標(biāo)準(zhǔn)SPI（外設(shè)模式）、用于設(shè)備喚醒的低電平有效復(fù)位信號(hào)、用于指示毫米波傳感器需要主機(jī)接口的主機(jī)中斷信號(hào)以及用于通知主機(jī)無(wú)線電控制器檢測(cè)到故障的錯(cuò)誤信號(hào)。

（三）其他子系統(tǒng)

1. ADC通道：IWR1843為用戶應(yīng)用提供了ADC服務(wù)，內(nèi)部的GPADC引擎可用于測(cè)量多達(dá)六個(gè)外部電壓。ADC由BIST子系統(tǒng)內(nèi)運(yùn)行的TI固件控制，用戶可通過(guò)“監(jiān)控API”調(diào)用訪問(wèn)ADC，該API可與運(yùn)行在MSS R4F上的用戶應(yīng)用程序關(guān)聯(lián)。BIST子系統(tǒng)固件會(huì)在內(nèi)部安排這些測(cè)量與其他RF和模擬監(jiān)控操作一起進(jìn)行，API允許配置建立時(shí)間和連續(xù)采樣次數(shù)，在每個(gè)幀結(jié)束時(shí)，將報(bào)告每個(gè)監(jiān)控電壓的最小值、最大值和平均值。GPADC的規(guī)格為625 Ksps SAR ADC，輸入范圍為0 - 1.8V，分辨率為10位，部分輸入可選內(nèi)部緩沖器。
2. 監(jiān)測(cè)與診斷機(jī)制：為確保系統(tǒng)的可靠性和安全性，IWR1843具備多種監(jiān)測(cè)和診斷機(jī)制，包括硬件邏輯BIST（LBIST）引擎、內(nèi)存BIST（PBIST）引擎、ECC診斷、時(shí)鐘監(jiān)測(cè)、看門(mén)狗定時(shí)器、MPU（內(nèi)存保護(hù)單元）、CRC（循環(huán)冗余校驗(yàn)）等。這些機(jī)制可對(duì)CPU、內(nèi)存、時(shí)鐘、外設(shè)等進(jìn)行全面的監(jiān)測(cè)和診斷，及時(shí)發(fā)現(xiàn)并處理故障。例如，LBIST可對(duì)MSS R4F CPU核心和Vectored Interrupt Module（VIM）進(jìn)行晶體管級(jí)別的自我測(cè)試，PBIST可對(duì)MSS R4F TCM和外設(shè)SRAM進(jìn)行高覆蓋率的測(cè)試，ECC診斷可對(duì)內(nèi)存數(shù)據(jù)進(jìn)行單錯(cuò)誤糾正和雙錯(cuò)誤檢測(cè)，時(shí)鐘監(jiān)測(cè)可確保時(shí)鐘信號(hào)的穩(wěn)定性，看門(mén)狗定時(shí)器可防止系統(tǒng)死機(jī)，MPU可實(shí)現(xiàn)軟件任務(wù)在設(shè)備內(nèi)存中的空間隔離，CRC可用于數(shù)據(jù)傳輸?shù)腻e(cuò)誤檢測(cè)等。

四、電氣參數(shù)詳解

（一）絕對(duì)最大額定值

在使用IWR1843時(shí)，需要注意其絕對(duì)最大額定值。例如，1.2V數(shù)字電源（VDDIN）、1.2V內(nèi)部SRAM電源（VIN_SRAM）和1.2V SRAM陣列背偏置電源（VNWA）的電壓范圍為 - 0.5V至1.4V；I/O電源（VIOIN）可選擇3.3V或1.8V，范圍為 - 0.5V至3.8V；1.8V的各種電源（如VIOIN_18、VIN_18CLK、VIOIN_18DIFF、VIN_18BB、VIN_18VCO）范圍為 - 0.5V至2V；1.3V模擬和RF電源（VIN_13RF1和VIN_13RF2）在正常模式下范圍為 - 0.5V至1.45V，在1V內(nèi)部LDO旁路模式下為 - 0.5V至1.4V；RF輸入和輸出的外部施加功率最大為10dBm；輸入和輸出電壓范圍在不同情況下有相應(yīng)的限制；最大工作結(jié)溫為105°C，存儲(chǔ)溫度范圍為 - 55°C至150°C。超過(guò)這些額定值可能會(huì)對(duì)設(shè)備造成永久性損壞。

（二）ESD ratings

IWR1843的ESD額定值方面，人體模型（HBM）為±1000V，帶電設(shè)備模型（CDM）為±250V。在使用和處理該芯片時(shí)，需要采取適當(dāng)?shù)姆漓o電措施，以防止ESD對(duì)芯片造成損壞，因?yàn)镋SD損壞可能導(dǎo)致芯片性能下降甚至完全失效。

（三）電源參數(shù)

1. 電源軌特性：IWR1843的外部電源塊提供四個(gè)電源軌。1.8V電源軌為合成器、APLL VCO、晶體振蕩器、IF放大器級(jí)、ADC和LVDS等模塊供電；1.3V（或1V內(nèi)部LDO旁路模式）電源軌為功率放大器、低噪聲放大器、混頻器和LO分配器等供電；3.3V（或1.8V用于1.8V I/O模式）電源軌為數(shù)字I/O供電；1.2V電源軌為核心數(shù)字電路和SRAM供電。需要注意的是，三個(gè)發(fā)射器同時(shí)工作僅在1V LDO旁路和PA LDO禁用模式下支持，此時(shí)需在VOUT_PA引腳提供1V電源。
2. 紋波規(guī)格：為了滿足在RX端目標(biāo)雜散電平為 - 105dBc（RF Pin = - 15dBm）的要求，對(duì)1.3V（1.0V）和1.8V電源的紋波有相應(yīng)的規(guī)格要求。不同頻率下的紋波規(guī)格不同，例如在137.5kHz時(shí)，1.0V內(nèi)部LDO旁路模式的紋波要求為7μV RMS，1.3V電源的紋波要求為648μV RMS，1.8V VCO/IF電源的紋波要求為83μV RMS。紋波和雜散電平呈dB到dB的關(guān)系，電源紋波增加會(huì)導(dǎo)致雜散電平相應(yīng)增加。
3. 功耗總結(jié)：在功率端子的最大電流額定值方面，1.2V電源軌驅(qū)動(dòng)的所有節(jié)點(diǎn)的總電流最大為1000mA，1.3V或1.0V電源軌驅(qū)動(dòng)的所有節(jié)點(diǎn)（2TX，4RX同時(shí)工作）的總電流最大為2000mA，1.8V電源軌驅(qū)動(dòng)的所有節(jié)點(diǎn)的總電流最大為850mA，3.3V電源軌驅(qū)動(dòng)的所有節(jié)點(diǎn)的總電流最大為50mA。在平均功耗方面，不同工作模式和條件下的功耗不同，例如在25%占空比下，1TX，4RX的平均功耗為1.29W，而在50%占空比下，3TX，4RX的平均功耗為2.08W。

（四）RF規(guī)格

在RF規(guī)格方面，接收器的噪聲系數(shù)在76 - 77GHz為14dB，77 - 81GHz為15dB；1dB壓縮點(diǎn)（帶外，在10kHz處測(cè)量）為 - 8dBm；最大增益為48dB，增益范圍為24dB，增益步長(zhǎng)為2dB；鏡像抑制比（IMRR）為30dB；IF帶寬為10MHz；ADC采樣率（實(shí)值/復(fù)數(shù)2x）為25Msps，復(fù)數(shù)1x為12.5Msps，分辨率為12位；回波損耗（S11）小于 - 10dB；增益和相位失配在溫度變化時(shí)的變化范圍分別為±0.5dB和±3°；帶內(nèi)和帶外IIP2也有相應(yīng)的指標(biāo)。發(fā)射器的輸出功率為12dBm，幅度噪聲為 - 145dBc/Hz。時(shí)鐘子系統(tǒng)的頻率范圍為76 - 81GHz，斜坡速率為100MHz/μs，在1MHz偏移處的相位噪聲在76 - 77GHz為 - 95dBc/Hz，77 - 81GHz為 - 93dBc/Hz。

（五）CPU規(guī)格

文檔中雖然未給出DSP子系統(tǒng)（C674家族）和主系統(tǒng)（R4F家族）的具體時(shí)鐘速度、各級(jí)內(nèi)存大小等CPU規(guī)格參數(shù)，但這些參數(shù)對(duì)于評(píng)估芯片的處理能力和性能至關(guān)重要。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體需求和芯片的其他特性來(lái)綜合考慮這些因素。

（六）熱阻特性

對(duì)于FCBGA封裝[ABL0161]，該芯片的熱阻特性包括結(jié)到殼（RΘJC）為4.2°C/W，結(jié)到板（RΘJB）為5.7°C/W，結(jié)到自由空氣（RΘJA）為20.9°C/W，結(jié)到流動(dòng)空氣（RΘJMA）為14.5°C/W（空氣流速為1m/s），結(jié)到封裝頂部（Psi JT）為0.38，結(jié)到板（Psi JB）為5.6。這些熱阻參數(shù)對(duì)于芯片的散熱設(shè)計(jì)和熱管理非常重要，工程師需要根據(jù)實(shí)際應(yīng)用場(chǎng)景合理設(shè)計(jì)散熱方案，確保芯片在正常工作溫度范圍內(nèi)運(yùn)行。

（七）時(shí)序和開(kāi)關(guān)特性

1. 電源時(shí)序和復(fù)位時(shí)序：IWR1843要求所有外部電壓軌和SOP線在復(fù)位信號(hào)釋放之前保持穩(wěn)定。在使用晶體時(shí)，MCU_CLK_OUT在自主模式下（IWR1843應(yīng)用從串行閃存啟動(dòng)）默認(rèn)情況下設(shè)備引導(dǎo)加載程序不會(huì)啟用該信號(hào)。從設(shè)備喚醒序列來(lái)看，需要確保SOP線的建立時(shí)間和DC保持時(shí)間，以及DC電源的穩(wěn)定性，在nRESET釋放后，系統(tǒng)開(kāi)始讀取QSPI并啟動(dòng)。
2. 輸入時(shí)鐘和振蕩器：芯片需要外部時(shí)鐘源（如40MHz晶體）進(jìn)行初始啟動(dòng)和作為內(nèi)部APLL的參考。在使用晶體時(shí)，需要合理選擇負(fù)載電容Cf1和Cf2，使其滿足公式 (C{L}=C{f 1} × frac{C{f 2}}{C{f 1}+C{f 2}}+C{P})，并且所有用于實(shí)現(xiàn)振蕩器電路的分立組件應(yīng)盡可能靠近相關(guān)的振蕩器CLKP和CLKM引腳放置。晶體的電氣特性要求包括平行諧振頻率為40MHz，負(fù)載電容為5 - 12pF，ESR最大為50Ω，工作溫度范圍為 - 40°C至105°C，頻率容差為 - 200至200ppm，驅(qū)動(dòng)電平為50 - 200μW。當(dāng)使用外部時(shí)鐘時(shí)，信號(hào)僅饋送到CLKP引腳，CLKM接地，并且對(duì)外部時(shí)鐘的相位噪聲有嚴(yán)格要求，如在1kHz、10kHz、100kHz和1MHz偏移處的相位噪聲分別為 - 132dBc/Hz、 - 143dBc/Hz、 - 152dBc/Hz和 - 153dBc/Hz。
3. SPI接口：SPI使用TI的MibSPI協(xié)議，是一種高速同步串行輸入/輸出端口，具有16位移位寄存器、接收緩沖寄存器、8位波特時(shí)鐘發(fā)生器等特點(diǎn)。SPICLK可以內(nèi)部生成（控制器模式）或從外部時(shí)鐘源接收（外設(shè)模式），每個(gè)傳輸?shù)淖挚梢杂歇?dú)特的格式，未用于通信的SPI I/O可以用作數(shù)字輸入/輸出信號(hào)。在MibSPI傳輸和接收RAM組織方面，多緩沖RAM由256個(gè)緩沖區(qū)組成，每個(gè)條目包含16位傳輸字段、16位接收字段、16位控制字段和16位狀態(tài)字段，并且可以劃分為多個(gè)具有可變數(shù)量緩沖區(qū)的傳輸組。不同模式下（如控制器模式和外設(shè)模式）的SPI時(shí)序和開(kāi)關(guān)特性有詳細(xì)的參數(shù)要求，如在控制器模式下，SPICLK的周期時(shí)間、高低脈沖持續(xù)時(shí)間、數(shù)據(jù)有效時(shí)間、CS建立和保持時(shí)間等都有具體的范圍和計(jì)算公式。
4. LVDS接口：IWR1843支持的LVDS通道配置包括兩個(gè)數(shù)據(jù)通道（LVDS_TXP/M）、一個(gè)位時(shí)鐘通道（LVDS_CLKP/M）和一個(gè)幀時(shí)鐘通道（LVDS_FRCLKP/M），主要用于調(diào)試。該接口支持多種數(shù)據(jù)速率，如900Mbps（450MHz DDR時(shí)鐘）、600Mbps（300MHz DDR時(shí)鐘）等。LVDS接口