深入解析ADP7183：低噪聲、高PSRR的LDO線性穩(wěn)壓器

在電子設(shè)計領(lǐng)域，電源管理芯片的性能直接影響著整個系統(tǒng)的穩(wěn)定性和可靠性。今天，我們就來深入探討一款深受工程師青睞的低噪聲、高PSRR（電源抑制比）的LDO線性穩(wěn)壓器——ADP7183。

文件下載：ADP7183.pdf

一、產(chǎn)品概述

ADP7183是一款CMOS低 dropout（LDO）線性穩(wěn)壓器，其輸入電壓范圍為 -2.0 V至 -5.5 V，能夠提供高達 -300 mA的輸出電流。它專為高性能模擬和混合信號電路設(shè)計，可實現(xiàn) -0.5 V至 -4.5 V的穩(wěn)定輸出，非常適合對噪聲敏感的應(yīng)用，如ADC、DAC和精密放大器等。

二、關(guān)鍵特性

2.1 電壓與電流特性

• 輸入電壓范圍：-2.0 V至 -5.5 V，適應(yīng)多種電源環(huán)境。
• 最大輸出電流：-300 mA，滿足大多數(shù)中小功率負載的需求。
• 固定輸出電壓選項：提供 -0.5 V至 -4.5 V的多種固定輸出電壓選擇，同時還有可調(diào)節(jié)版本，輸出電壓范圍為 -0.5 V至 -VIN + 0.5 V。

2.2 噪聲與PSRR特性

• 低輸出噪聲：在100 Hz至100 kHz范圍內(nèi)，輸出噪聲僅為4 μV rms，有效減少了對敏感電路的干擾。
• 噪聲頻譜密度：在10 kHz至1 MHz范圍內(nèi)，噪聲頻譜密度為20 nV/√Hz，保證了在高頻段的低噪聲性能。
• 高PSRR：在 -300 mA負載下，10 kHz時PSRR典型值為75 dB，100 kHz時為62 dB，1 MHz時為40 dB，能夠有效抑制電源紋波。

2.3 其他特性

• 低dropout電壓：在Iout = -300 mA時，典型值為 -130 mV，降低了功耗。
• 高精度輸出：初始輸出電壓精度在Iout = -10 mA時為 ±0.5%，在全負載、全溫度范圍內(nèi)輸出電壓精度為 ±2.6%。
• 低靜態(tài)電流：無負載時，典型工作電源電流為 -0.6 mA，關(guān)機電流典型值為 -2 μA（VIN = -5.5 V）。
• 穩(wěn)定性好：搭配4.7 μF陶瓷輸入和輸出電容即可穩(wěn)定工作。
• 靈活的使能邏輯：支持正或負使能邏輯，方便與不同的控制信號接口。
• 保護功能：具備電流限制和熱過載保護，提高了系統(tǒng)的可靠性。

三、典型應(yīng)用電路

ADP7183提供了固定輸出電壓和可調(diào)輸出電壓兩種典型應(yīng)用電路。

3.1 固定輸出電壓電路

以 (V{OUT }=-3.3 ~V) 為例，輸入電壓 (V{IN }=-3.8 ~V)，通過4.7 μF的輸入和輸出電容，以及10 nF的反饋電容，實現(xiàn)穩(wěn)定的 -3.3 V輸出。

3.2 可調(diào)輸出電壓電路

對于可調(diào)版本，通過外部反饋分壓器可以設(shè)置輸出電壓。例如，當(dāng) (V_{OUT }=-2.5 ~V) 時，使用100 kΩ和24.9 kΩ的電阻組成反饋分壓器。

四、工作原理

4.1 內(nèi)部結(jié)構(gòu)

ADP7183內(nèi)部由調(diào)節(jié)器模塊、參考模塊、 (G{M}) 放大器、反饋分壓器、LDO調(diào)節(jié)器和N溝道MOSFET傳輸晶體管組成。調(diào)節(jié)器模塊產(chǎn)生 -1.8 V的內(nèi)部電壓軌 (V{REG})，為后續(xù)模塊供電； (G{M}) 放大器產(chǎn)生參考電壓 (V{A})，作為LDO調(diào)節(jié)器的參考。

4.2 調(diào)節(jié)過程

當(dāng)負載電流變化時，LDO調(diào)節(jié)器通過調(diào)節(jié)NMOS晶體管的柵極電壓來控制輸出電流。如果負載電流增大，LDO調(diào)節(jié)器將NMOS晶體管的柵極電壓拉向GND，允許更多電流通過；如果負載電流減小，LDO調(diào)節(jié)器將柵極電壓拉向 -VIN，限制電流通過。

4.3 可調(diào)模式

可調(diào)模式下，通過外部電壓分壓器可以設(shè)置輸出電壓，計算公式為 (V_{OUT }=-0.5 V(1+R 1 / R 2))。為了最大化PSRR性能，R2至少應(yīng)為10 kΩ。

五、電容選擇

5.1 輸出電容

ADP7183可使用小型陶瓷電容，建議輸出電容最小為4.7 μF，ESR不超過0.05 Ω，以確保LDO調(diào)節(jié)器控制環(huán)路的穩(wěn)定性。較大的輸出電容可以改善負載電流變化時的瞬態(tài)響應(yīng)。

5.2 輸入旁路電容

連接4.7 μF或更大的電容從VIN到GND，可以降低電路對PCB布局的敏感性，特別是在遇到長輸入走線或高源阻抗時。如果需要更大的輸出電容，應(yīng)相應(yīng)增加輸入電容。

5.3 (C{A}) 和 (C{AFB}) 電容

為了確保 (G{M}) 放大器的穩(wěn)定性，需要 (C{A}) 電容來產(chǎn)生主極點，并作為LDO誤差放大器輸入的阻尼電容，提高PSRR。同時， (C{AFB}) 電容連接在VA和VAFB引腳之間，可使 (G{M}) 放大器的交流增益保持為1，從而最小化輸出電壓噪聲。

六、保護功能

6.1 欠壓鎖定（UVLO）

UVLO電路可保護系統(tǒng)免受電源欠壓影響。當(dāng)VIN上的輸入電壓高于 -1.58 V的UVLO下降閾值時，LDO輸出關(guān)閉；當(dāng)VIN電壓低于 -1.77 V的UVLO上升閾值時，LDO重新啟用。90 mV的典型滯后可防止因VIN噪聲導(dǎo)致的振蕩。

6.2 電流限制和熱過載保護

ADP7183具備電流限制和熱過載保護電路，可防止因過度功耗而損壞。當(dāng)輸出負載達到 -600 mA（典型值）時，輸出電壓會降低以維持恒定的電流限制。熱過載保護可將結(jié)溫限制在150°C（典型值），當(dāng)結(jié)溫超過該閾值時，輸出關(guān)閉；當(dāng)結(jié)溫降至135°C（典型值）以下時，輸出重新開啟。

七、熱管理

在低輸入 - 輸出電壓差的應(yīng)用中，ADP7183的散熱較少。但在高溫環(huán)境或高輸入電壓的應(yīng)用中，需要注意散熱問題，以確保結(jié)溫不超過125°C?？梢酝ㄟ^以下公式計算結(jié)溫： [T{J}=T{A}+left(left(V{I N}-V{OUT }right) × I{LOAD}right) × theta{I A}] 其中， (T{A}) 是環(huán)境溫度， (V{IN}) 和 (V{OUT}) 分別是輸入和輸出電壓， (I{LOAD}) 是負載電流， (theta_{IA}) 是結(jié)到環(huán)境的熱阻。

八、PCB布局考慮

• 輸入電容 (C{IN}) 應(yīng)盡可能靠近VIN和GND引腳，輸出電容 (C{OUT}) 應(yīng)盡可能靠近VOUT和GND引腳。
• 旁路電容 (C{A}) 和 (C{REG}) 應(yīng)靠近相應(yīng)的引腳（VA和VREG）和GND。
• 使用0805或0603尺寸的電容和電阻，以實現(xiàn)最小的PCB面積。
• 暴露焊盤應(yīng)連接到VIN，以增強散熱性能。

九、總結(jié)

ADP7183以其低噪聲、高PSRR、高精度和豐富的保護功能，成為了電源管理領(lǐng)域的一款優(yōu)秀產(chǎn)品。在設(shè)計對噪聲敏感的電路時，ADP7183能夠提供穩(wěn)定可靠的電源輸出。同時，合理的電容選擇和PCB布局對于發(fā)揮其性能至關(guān)重要。希望通過本文的介紹，能幫助工程師更好地了解和應(yīng)用ADP7183。你在使用ADP7183的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。