SGM836xQ：汽車應(yīng)用可編程延時(shí)微處理器監(jiān)控電路

在汽車電子、計(jì)算機(jī)、便攜式設(shè)備等眾多領(lǐng)域，對(duì)微處理器的穩(wěn)定運(yùn)行監(jiān)控至關(guān)重要。SG Micro Corp推出的SGM836xQ系列微處理器監(jiān)控電路，憑借其可編程延時(shí)等特性，為這些應(yīng)用場(chǎng)景提供了可靠的解決方案。下面將詳細(xì)解析這款產(chǎn)品。

文件下載：SGM836xQ.PDF

一、產(chǎn)品概述

SGM836xQ系列能夠監(jiān)控0.4V至5V的系統(tǒng)電壓。當(dāng)檢測(cè)電壓低于預(yù)設(shè)閾值（VITL）或手動(dòng)復(fù)位（nMR）引腳被拉低時(shí)，開(kāi)漏nRESET輸出被置為低電平。在檢測(cè)電壓和nMR電壓恢復(fù)到各自閾值以上后，nRESET輸出會(huì)在用戶可調(diào)節(jié)的延遲時(shí)間內(nèi)保持低電平。該系列產(chǎn)品在-40℃至+125℃溫度范圍內(nèi)，利用精密參考實(shí)現(xiàn)了2.2%的閾值精度。其低靜態(tài)電流特性，使其非常適合電池供電的應(yīng)用。并且該器件符合AEC - Q100標(biāo)準(zhǔn)，適用于汽車應(yīng)用，有綠色SOT - 23 - 6和TDFN - 2×2 - 6GL兩種封裝可供選擇。

二、產(chǎn)品特性

（一）汽車級(jí)認(rèn)證

符合AEC - Q100標(biāo)準(zhǔn)，適用于汽車應(yīng)用，工作溫度范圍為-40℃至+125℃，能在嚴(yán)苛的汽車環(huán)境中穩(wěn)定工作。

（二）可調(diào)復(fù)位超時(shí)時(shí)間

復(fù)位超時(shí)時(shí)間可在1.1ms至10s之間進(jìn)行調(diào)節(jié)，為不同的應(yīng)用場(chǎng)景提供了靈活的配置選項(xiàng)。

（三）低靜態(tài)電流

典型靜態(tài)電流僅為0.6μA，有助于降低功耗，延長(zhǎng)電池供電設(shè)備的續(xù)航時(shí)間。

（四）高閾值精度

最大閾值精度可達(dá)2.2%，能準(zhǔn)確地監(jiān)控系統(tǒng)電壓，確保微處理器的穩(wěn)定運(yùn)行。

（五）多種檢測(cè)電壓選項(xiàng)

工廠預(yù)設(shè)檢測(cè)電壓有0.9V、1.8V、3.3V，同時(shí)SGM836 - ADJQ的檢測(cè)電壓可通過(guò)外部電阻分壓器調(diào)節(jié)至低至0.4V。

（六）手動(dòng)復(fù)位輸入

具備手動(dòng)復(fù)位（nMR）輸入引腳，方便操作人員、測(cè)試技術(shù)人員或外部邏輯電路啟動(dòng)復(fù)位操作。

（七）開(kāi)漏nRESET輸出

開(kāi)漏nRESET輸出，可通過(guò)連接上拉電阻來(lái)實(shí)現(xiàn)高于VDD的復(fù)位電壓。

三、應(yīng)用領(lǐng)域

SGM836xQ的應(yīng)用十分廣泛，涵蓋了汽車應(yīng)用、計(jì)算機(jī)、便攜式設(shè)備、智能儀器、微處理器系統(tǒng)以及關(guān)鍵μP電源監(jiān)控等領(lǐng)域。其在不同領(lǐng)域的應(yīng)用，都能為系統(tǒng)的穩(wěn)定運(yùn)行提供保障。例如在汽車電子中，它可以實(shí)時(shí)監(jiān)控微處理器的電源電壓，確保車輛電子系統(tǒng)的可靠運(yùn)行；在便攜式設(shè)備中，低功耗特性使其成為延長(zhǎng)電池續(xù)航的理想選擇。

四、電氣特性

（一）輸入電源范圍

輸入電源電壓范圍為1.65V至6.5V，能適應(yīng)多種電源環(huán)境。

（二）電源電流

不同條件下的電源電流有所不同，例如VDD = 3.3V，nRESET未被置位，nMR、nRESET、CT引腳開(kāi)路時(shí)，典型值為0.6μA；VDD = 6.5V時(shí)，典型值為0.9μA。

（三）輸出電壓

低電平輸出電壓在不同VDD和負(fù)載電流條件下有相應(yīng)規(guī)定，如1.3V ≤ VDD < 1.8V，IOL = 0.4mA時(shí)，最大為0.2V；1.8V ≤ VDD ≤ 6.5V，IOL = 1mA時(shí)，最大為0.3V。

（四）閾值精度

負(fù)向輸入閾值精度和正向輸入閾值精度分別在±2.20%和±2.60%以內(nèi)，具有較高的準(zhǔn)確性。

（五）遲滯

VITL上的遲滯范圍為1.95%至3.80%，有助于確保nRESET輸出的穩(wěn)定性。

（六）其他特性

還包括nMR內(nèi)部上拉電阻、SENSE引腳輸入電流、nRESET泄漏電流、輸入電容等電氣特性，這些特性共同保證了產(chǎn)品的性能。

五、引腳配置與功能

（一）引腳配置

SGM836xQ有SOT - 23 - 6和TDFN - 2×2 - 6GL兩種封裝，各引腳功能明確。例如nRESET為低電平有效復(fù)位輸出引腳，GND為接地引腳，nMR為手動(dòng)復(fù)位輸入引腳，CT為復(fù)位超時(shí)延遲編程引腳，SENSE為專用電壓監(jiān)控引腳，VDD為電源電壓引腳。

（二）引腳功能

• nRESET：當(dāng)SENSE輸入低于VITL或nMR為低電平時(shí)，nRESET保持低電平；在SENSE電壓超過(guò)VITH且nMR引腳為高電平后，nRESET在復(fù)位超時(shí)時(shí)間內(nèi)保持低電平。建議連接10kΩ至1MΩ上拉電阻，以實(shí)現(xiàn)高于VDD的復(fù)位電壓。
• nMR：內(nèi)部通過(guò)100kΩ電阻上拉至VDD，拉低該引腳會(huì)使nRESET置為低電平。若不使用nMR，該引腳可浮空。
• CT：可通過(guò)連接40kΩ至200kΩ電阻到VDD或開(kāi)路來(lái)設(shè)置固定延遲時(shí)間，也可通過(guò)連接不小于100pF的電容到地來(lái)設(shè)置可編程延遲時(shí)間。
• SENSE：專用電壓監(jiān)控引腳，當(dāng)SENSE電壓低于VITL時(shí)，nRESET被置位。內(nèi)部比較器具有內(nèi)置遲滯，建議在該引腳連接1nF至10nF旁路電容，以降低對(duì)電壓瞬變和PCB布局寄生的敏感性。
• VDD：電源電壓引腳，建議在該引腳附近放置0.01μF至1μF陶瓷電容。

六、詳細(xì)工作原理

（一）復(fù)位操作

當(dāng)SENSE電壓低于VITL或nMR引腳被拉低時(shí)，開(kāi)漏nRESET輸出被置為低電平。在SENSE和nMR電壓超過(guò)各自閾值后，nRESET輸出在用戶可調(diào)節(jié)的延遲時(shí)間內(nèi)保持低電平。

（二）SENSE輸入

SENSE引腳專門用于電壓監(jiān)控，當(dāng)SENSE電壓低于VITL時(shí)，nRESET被置位。內(nèi)部比較器的內(nèi)置遲滯確保了nRESET的平穩(wěn)輸出。通過(guò)在SENSE引腳連接旁路電容，可降低對(duì)電壓瞬變和PCB布局寄生的敏感性。SGM836 - ADJQ可通過(guò)外部電阻分壓器監(jiān)控低至0.405V的任何電壓軌。

（三）復(fù)位延遲時(shí)間設(shè)置

有三種典型的復(fù)位超時(shí)延遲設(shè)置方法：

• 300ms延遲：將CT引腳通過(guò)40kΩ至200kΩ電阻連接到VDD。
• 20ms延遲：CT引腳開(kāi)路。
• 可編程延遲：通過(guò)在CT引腳和地之間連接電容來(lái)設(shè)置用戶自定義時(shí)間，推薦延遲時(shí)間在1.1ms至10s之間。復(fù)位超時(shí)延遲可通過(guò)公式(t{D}(mu s)=(5.25 × 10^{6}) × C{T}(mu F)+550 mu s)計(jì)算。內(nèi)部有一個(gè)精確的230nA電流源，對(duì)外部電容(C_{T})充電至1.21V閾值，充電時(shí)間決定復(fù)位超時(shí)延遲。

（四）手動(dòng)復(fù)位（nMR）輸入

手動(dòng)復(fù)位（nMR）輸入允許操作員、測(cè)試技術(shù)人員或外部邏輯電路啟動(dòng)復(fù)位。nMR為低電平時(shí)，強(qiáng)制nRESET為低電平；nMR返回高電平且SENSE電壓高于復(fù)位閾值后，nRESET在復(fù)位延遲時(shí)間后解除置位。nMR通過(guò)內(nèi)部100kΩ電阻上拉至VDD，若不使用可浮空。

（五）nRESET輸出

只要SENSE電壓超過(guò)VITH且nMR為高電平，nRESET保持高電平（解除置位）；當(dāng)(Vsense)低于VITL或nMR為低電平時(shí)，nRESET為低電平（置位）。nMR再次返回高電平且SENSE電壓超過(guò)(V{ITH }(V{ITL }+V{HYS }))后，nRESET因延遲電路功能在固定復(fù)位延遲時(shí)間內(nèi)保持低電平，延遲時(shí)間結(jié)束后變?yōu)楦唠娖?。nRESET和(V{DD})之間的上拉電阻可用于將微處理器信號(hào)復(fù)位到高于(V DD)的電壓，上拉電阻應(yīng)不小于10kΩ。

七、應(yīng)用信息

（一）設(shè)備功能模式

SGM836xQ需要1.65V至6.5V的電壓供應(yīng)。在正常運(yùn)行時(shí)，nRESET輸出連接到微處理器的nRESET輸入，nRESET和(V{DD})之間需連接1MΩ上拉電阻，以確保nRESET在未置位時(shí)為高電平。復(fù)位延遲時(shí)間可通過(guò)(C{T})設(shè)置，若(C_{T})開(kāi)路，典型復(fù)位延遲時(shí)間為20ms。

• 正常運(yùn)行（(V{DD}>V{DD underline MIN })）：當(dāng)(V{DD})電壓高于(V{DD underline MIN })時(shí)，nRESET的邏輯狀態(tài)由(Vsense)和nMR的邏輯狀態(tài)決定。nMR為高電平時(shí)，(V{DD})電壓高于1.65V一段時(shí)間后，nRESET邏輯狀態(tài)與(Vsense)相對(duì)于(VITL)的關(guān)系對(duì)應(yīng)；nMR為低電平時(shí)，nRESET保持低電平，與(V{SENSE})無(wú)關(guān)。
• 上電復(fù)位以上但低于(V_{DDMIN })（(V{P O R}{D D}{D D_{-} M I N})）：當(dāng)(V{DD})電壓低于(V{DDMIN })且高于上電復(fù)位電壓（(V{P O R})）時(shí)，nRESET被置位并驅(qū)動(dòng)到低阻抗?fàn)顟B(tài)。
• 低于上電復(fù)位（(V{D D}{P O R})）：當(dāng)(V{DD})電壓低于所需電壓（(V{POR})）時(shí)，nRESET電壓未定義；若nRESET通過(guò)100kΩ電阻上拉到(V{DD})，nRESET電壓等于或低于(V{DD})電壓。