40通道14位串行輸入電壓輸出DAC——AD5371的全面解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們就來深入探討一款高性能的DAC——AD5371。

文件下載：AD5371.pdf

一、AD5371概述

AD5371是一款集成了40個(gè)14位DAC的芯片，采用80引腳LQFP或100球CSP_BGA封裝。它具有以下顯著特點(diǎn)：

1. 高通道數(shù)：40個(gè)通道的設(shè)計(jì)，能滿足多通道應(yīng)用需求，如自動(dòng)測(cè)試設(shè)備（ATE）、工業(yè)控制系統(tǒng)等。
2. 高精度：保證14位單調(diào)性，積分非線性（INL）和微分非線性（DNL）在 -1 到 +1 LSB之間，確保輸出的準(zhǔn)確性。
3. 寬輸出電壓范圍：最大輸出電壓跨度可達(dá)4 × VREF（20 V），標(biāo)稱輸出電壓范圍為 -4 V 到 +8 V，且有多組獨(dú)立的輸出電壓跨度可供選擇。
4. 靈活的校準(zhǔn)和控制：具備系統(tǒng)校準(zhǔn)功能，允許用戶編程設(shè)置偏移和增益；支持通道分組和尋址，還有熱關(guān)斷功能。
5. 高速串行接口：兼容SPI、QSPI?、MICROWIRE?和DSP接口標(biāo)準(zhǔn)，時(shí)鐘速度最高可達(dá)50 MHz，同時(shí)還擁有100 MHz的低電壓差分信號(hào)（LVDS）串行接口。

二、性能規(guī)格

（一）精度指標(biāo)

1. 分辨率：14位，提供了較高的分辨率，能夠滿足大多數(shù)應(yīng)用對(duì)精度的要求。
2. 線性度：INL和DNL在 -1 到 +1 LSB之間，保證了輸出的線性度，確保信號(hào)轉(zhuǎn)換的準(zhǔn)確性。
3. 誤差指標(biāo)：零刻度誤差和滿刻度誤差在校準(zhǔn)前為 -10 到 +10 mV，校準(zhǔn)后為 1 LSB；增益誤差為 0.1 % FSR，有效減少了系統(tǒng)誤差。

（二）參考輸入和輸出特性

1. 參考輸入：VREFx輸入電流為 -10 到 +10 μA，范圍為 ±2% ，確保參考電壓的穩(wěn)定性。
2. 輸出特性：輸出電壓范圍為VSS + 1.4 V到VDD - 1.4 V，負(fù)載電流為 -1 到 +1 mA，電容負(fù)載可達(dá)2200 pF，直流輸出阻抗為0.5 Ω，能夠適應(yīng)不同的負(fù)載條件。

（三）電源要求

1. 電壓范圍：DVCC為2.5 V到5.5 V，VDD為9 V到16.5 V，VSS為 -16.5 V到 -4.5 V，工作電壓范圍較寬，適應(yīng)不同的電源環(huán)境。
2. 電源靈敏度：?Full Scale/?VDD、?Full Scale/?VSS和?Full Scale/?DVCC分別為 -75 dB、 -75 dB和 -90 dB，對(duì)電源變化的敏感度較低，保證了系統(tǒng)的穩(wěn)定性。

（四）交流特性

1. 輸出電壓建立時(shí)間：從滿量程變化到穩(wěn)定在1 LSB內(nèi)的時(shí)間為20 μs，響應(yīng)速度較快。
2. 壓擺率：為1 V/μs，能夠快速響應(yīng)輸入信號(hào)的變化。
3. 通道間隔離：通道間隔離度為100 dB，有效減少了通道間的干擾。

三、工作原理

（一）DAC架構(gòu)

AD5371采用14位電阻串DAC架構(gòu)，后面跟隨輸出緩沖放大器。電阻串部分由等阻值的電阻組成，從VREFx到AGND，這種架構(gòu)保證了DAC的單調(diào)性。數(shù)字代碼加載到DAC寄存器后，確定從電阻串的哪個(gè)節(jié)點(diǎn)提取電壓，再經(jīng)過輸出放大器放大4倍輸出。

（二）通道分組

40個(gè)DAC通道被分為五組，每組八個(gè)通道。每組有獨(dú)立的參考電壓輸入（VREF0、VREF1、VREF2）和信號(hào)地引腳（SIGGND0 - SIGGND4），便于用戶根據(jù)不同的應(yīng)用需求進(jìn)行靈活配置。

（三）寄存器功能

1. 數(shù)據(jù)寄存器：每個(gè)DAC通道有X1A、X1B、M、C、X2A、X2B等寄存器，用于存儲(chǔ)輸入數(shù)據(jù)、增益和偏移值等。其中，X2A和X2B寄存器存儲(chǔ)最終校準(zhǔn)后的DAC數(shù)據(jù)，不可直接讀寫。
2. 控制寄存器：控制寄存器的位2控制A/B選擇，位1控制熱關(guān)斷功能的啟用，位0控制軟件掉電模式。
3. A/B選擇寄存器：每組八個(gè)DAC有一個(gè)8位的A/B選擇寄存器，用于控制每個(gè)DAC從X2A還是X2B寄存器獲取數(shù)據(jù)。

（四）輸出放大器

輸出放大器能夠在正電源以下1.4 V和負(fù)電源以上1.4 V范圍內(nèi)擺動(dòng)，限制了輸出的偏移范圍。在電源上電時(shí)，輸出通過開關(guān)連接到SIGGNDx，直到CLR信號(hào)變高且電源滿足條件后，輸出才會(huì)達(dá)到編程值。

（五）傳輸函數(shù)

DAC的輸出電壓取決于輸入寄存器的值、M和C寄存器的值以及偏移DAC的值。計(jì)算公式為： [DAC_CODE = INPUT_CODE times (M + 1) / 2^{14} + C - 2^{13}] [VOUT = 4 times VREFx times (DAC_CODE - OFFSET_CODE) / 2^{14} + V_{SIGGND}]

四、功能特性

（一）校準(zhǔn)功能

用戶可以對(duì)AD5371進(jìn)行系統(tǒng)校準(zhǔn)，通過計(jì)算M和C寄存器的新值并重新編程，將增益和偏移誤差降低到1 LSB以下。具體步驟包括：

1. 降低零刻度誤差：將輸出設(shè)置為最低值，測(cè)量實(shí)際輸出電壓與所需值的差值，計(jì)算等效的LSB數(shù)并加到C寄存器的默認(rèn)值。
2. 降低滿刻度誤差：測(cè)量零刻度誤差，將輸出設(shè)置為最高值，測(cè)量實(shí)際輸出電壓與所需值的差值，計(jì)算等效的LSB數(shù)并從M寄存器的默認(rèn)值中減去。

（二）復(fù)位功能

通過RESET引腳觸發(fā)復(fù)位功能，在RESET上升沿，AD5371狀態(tài)機(jī)啟動(dòng)復(fù)位序列，將X、M和C寄存器復(fù)位到默認(rèn)值。復(fù)位完成后，DAC輸出處于默認(rèn)寄存器設(shè)置指定的電位，直到X、M或C寄存器更新且LDAC變低。

（三）清除功能

CLR是一個(gè)低電平有效輸入，正常工作時(shí)應(yīng)保持高電平。當(dāng)CLR為低電平時(shí)，DAC輸出緩沖級(jí)的輸入切換到SIGGNDx引腳的電位，LDAC脈沖將被忽略。CLR變高后，DAC輸出恢復(fù)到之前的值。

（四）BUSY和LDAC功能

當(dāng)用戶寫入新數(shù)據(jù)到X1、C或M寄存器時(shí)，X2寄存器的值會(huì)重新計(jì)算，此時(shí)BUSY輸出變低。在此期間，用戶可以繼續(xù)寫入數(shù)據(jù)，但DAC輸出不會(huì)更新。LDAC輸入變低時(shí)，DAC輸出更新。如果LDAC在BUSY有效時(shí)變低，更新事件將被存儲(chǔ)，直到BUSY變高后立即更新。

（五）掉電模式

將控制寄存器的位0設(shè)置為1，可使AD5371進(jìn)入掉電模式，此時(shí)DAC關(guān)閉，電流消耗降低，DAC輸出連接到SIGGNDx電位。清除掉電位后，DAC恢復(fù)到之前的電壓。

（六）熱關(guān)斷功能

將控制寄存器的位1設(shè)置為1，可啟用熱關(guān)斷功能。當(dāng)芯片溫度超過130°C時(shí)，AD5371進(jìn)入熱關(guān)斷模式，相當(dāng)于設(shè)置掉電位為1。

（七）切換模式

每個(gè)通道有X2A和X2B兩個(gè)寄存器，可用于輕松切換DAC輸出的兩個(gè)電平。用戶只需將高低電平寫入X1A和X1B寄存器，計(jì)算X2A和X2B的值并存儲(chǔ)。切換時(shí)，只需寫入A/B選擇寄存器設(shè)置MUX2寄存器位，即可實(shí)現(xiàn)八個(gè)通道的同時(shí)更新。

五、串行接口

（一）SPI接口

SPI接口在2.5 V到3.6 V的DVCC電源下與2.5 V LVTTL兼容，由SYNC、SDI、SCLK和SDO四個(gè)引腳控制。SYNC為幀同步輸入，SDI為串行數(shù)據(jù)輸入，SCLK為時(shí)鐘信號(hào)，SDO用于數(shù)據(jù)回讀。

（二）LVDS接口

LVDS接口使用與SPI接口相同的輸入引腳，還提供了三個(gè)互補(bǔ)信號(hào)引腳。LVDS接口不支持回讀功能。

（三）SPI寫模式

通過串行接口將數(shù)據(jù)寫入除X2A、X2B和DAC寄存器之外的所有可訪問寄存器。串行字為24位，包括14位數(shù)據(jù)位、6位地址位、2位模式位和2位保留位。數(shù)據(jù)在SYNC下降沿開始寫入，至少需要24個(gè)SCLK下降沿將24位數(shù)據(jù)時(shí)鐘輸入，SYNC上升沿更新輸入寄存器。

（四）SPI回讀模式

可通過串行接口從除X2A、X2B和DAC數(shù)據(jù)寄存器之外的所有可訪問寄存器回讀數(shù)據(jù)。寫入特殊功能代碼00的字，指定要回讀的寄存器，數(shù)據(jù)在下次SPI操作時(shí)從SDO引腳時(shí)鐘輸出。

（五）LVDS操作

LVDS接口的操作與SPI接口類似，但由于信號(hào)是差分的，當(dāng)一個(gè)信號(hào)變高時(shí)，其互補(bǔ)信號(hào)變低。SYNC信號(hào)用于幀同步，數(shù)據(jù)在SCLK的高到低轉(zhuǎn)換時(shí)時(shí)鐘輸入。

六、應(yīng)用注意事項(xiàng)

（一）電源去耦

為確保AD5371的性能，需要對(duì)電源進(jìn)行充分的去耦。在每個(gè)電源引腳附近并聯(lián)10 μF和0.1 μF的電容，10 μF電容采用鉭珠類型，0.1 μF電容應(yīng)具有低ESR和低ESI。同時(shí)，要注意模擬和數(shù)字部分的布局，避免數(shù)字線路在芯片下方布線，減少噪聲耦合。

（二）電源排序

連接電源時(shí)，應(yīng)先將AGND和DGND引腳連接到相應(yīng)的接地平面，再連接正負(fù)極電源。在熱插拔應(yīng)用中，要特別注意接地引腳的連接順序，防止電流流向異常。

（三）接口示例

AD5371的SPI接口可方便地與行業(yè)標(biāo)準(zhǔn)的DSP和微控制器連接。例如，與Analog Devices的Blackfin? DSP連接時(shí)，可直接將其集成的SPI端口與AD5371的SPI引腳相連；與ADSP - 21065L DSP連接時(shí)，可利用其SPORT端口進(jìn)行控制。

七、結(jié)語

AD5371是一款功能強(qiáng)大、性能優(yōu)越的DAC芯片，具有高通道數(shù)、高精度、寬輸出電壓范圍和靈活的控制功能等特點(diǎn)。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理配置寄存器，注意電源去耦和接口連接等問題，以充分發(fā)揮其優(yōu)勢(shì)。你在使用AD5371的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。