IDT Tsi578硬件設(shè)計指南：從信號到布局的全面解析

在當(dāng)今高速發(fā)展的電子領(lǐng)域，硬件設(shè)計的復(fù)雜性和挑戰(zhàn)性與日俱增。IDT Tsi578作為一款關(guān)鍵的硬件設(shè)備，在系統(tǒng)互連應(yīng)用中發(fā)揮著重要作用。本文將從信號與封裝、電氣特性、布局指南、時鐘與編程以及訂購信息等多個方面，為電子工程師詳細(xì)解析Tsi578的硬件設(shè)計要點(diǎn)。

文件下載：TSI578A-10GILV.pdf

一、信號與封裝

1.1 引腳列表

Tsi578的引腳列表和球圖信息可通過訪問www.idt.com獲取，相關(guān)文檔包括Tsi578 Pinlist和Tsi578 Ballmap。這些信息對于硬件工程師進(jìn)行電路連接和布局設(shè)計至關(guān)重要。

1.2 信號

1.2.1 信號約定

信號描述遵循特定的約定，后綴“_p”表示差分對的正半部分，“_n”表示負(fù)半部分，“_b”表示低電平有效。信號類型包括輸入、輸出、輸入/輸出、開漏等多種類型，每種類型都有其特定的定義和用途。

1.2.2 字節(jié)序排序

文檔遵循RapidIO互連規(guī)范（修訂版1.3）采用的位編號約定，[0:7]表示一個8位總線，其中位0為最高有效位。

1.2.3 端口編號

端口編號與物理端口之間存在明確的映射關(guān)系，這些端口編號用于RapidIO端口的目的ID查找表和眾多寄存器配置字段中。

1.2.4 信號分組

信號按組進(jìn)行分類，并給出了推薦的端接方式。例如，串行端口發(fā)送信號一般無需端接，而接收信號則需要串聯(lián)0.1uF的直流阻斷電容。不同類型的信號，如時鐘、復(fù)位、I2C等，都有各自的端接要求和注意事項(xiàng)。

1.3 封裝特性

Tsi578采用倒裝芯片球柵陣列（FCBGA）封裝，具有675個球，封裝尺寸為27mm x 27mm，符合JEDEC規(guī)范95 - 1部分14。其球間距為1.00mm，球焊盤尺寸為500um，阻焊層開口為400um，濕度敏感度等級為3。

1.4 熱特性

熱特性對于確保芯片在正常工作溫度范圍內(nèi)至關(guān)重要。Tsi578的熱特性包括結(jié)到板（Theta jb）和結(jié)到殼（Theta jc）的熱阻，分別為11.7 °C/watt和0.08 °C/watt。同時，還給出了不同氣流條件下的結(jié)到環(huán)境熱阻（Theta ja），這些數(shù)據(jù)可用于計算芯片的結(jié)溫。在實(shí)際應(yīng)用中，需要考慮系統(tǒng)級特性，如封裝安裝方式、系統(tǒng)氣流條件、散熱器設(shè)計等，以確保芯片的可靠性。

二、電氣特性

2.1 絕對最大額定值

超出絕對最大額定值可能會對設(shè)備造成永久性損壞，因此在設(shè)計時必須嚴(yán)格遵守。例如，存儲溫度范圍為 -55°C至125°C，不同電源電壓也有相應(yīng)的最大和最小值限制。

2.2 推薦工作條件

為了保證設(shè)備的性能和可靠性，推薦在特定的工作條件下使用。包括結(jié)溫范圍、電源電壓范圍、電流限制以及電源紋波要求等。持續(xù)暴露在最大結(jié)溫限制下可能會影響設(shè)備的可靠性，而超出溫度范圍可能導(dǎo)致設(shè)備永久失效。

2.3 電源

2.3.1 功耗

Tsi578的功耗取決于設(shè)備配置，如線速率、端口配置和流量等。分別給出了1x和4x模式下不同線速率的功耗數(shù)據(jù)，這些數(shù)據(jù)基于典型工藝、電壓和25°C環(huán)境溫度，且鏈路利用率約為25%。

2.3.2 電源排序

電源上電順序非常重要，必須按照特定的順序進(jìn)行，以避免觸發(fā)ESD保護(hù)或?qū)е麻V鎖條件。一般來說，1.2V的VDD應(yīng)首先上電，然后是SP_VDD和REF_AVDD，最后是3.3V的VDD_IO和SP_AVDD。電源下電順序則相反。

2.4 電氣特性

2.4.1 串行解串器（SerDes）接收器

詳細(xì)列出了SerDes接收器的電氣特性，包括輸入阻抗、輸入電壓、回波損耗、通道間偏斜容限等參數(shù)。在未供電狀態(tài)下，若存在返回電流路徑，可向接收器差分輸入提供Serial RapidIO信號。

2.4.2 串行解串器（SerDes）發(fā)送器

同樣給出了SerDes發(fā)送器的電氣特性，如輸出阻抗、輸出電壓、差分信號偏斜等。

2.4.3 參考時鐘

參考時鐘S_CLK_p/n的電氣特性包括輸入電壓擺幅、差分輸入電壓、共模范圍、時鐘頻率、頻率穩(wěn)定性、占空比、偏斜等。在未供電狀態(tài)下，若存在返回電流路徑，可向參考時鐘輸入提供差分信號。

2.4.4 LVTTL I/O和開漏信號

描述了3.3V數(shù)字LVTTL接口引腳的電氣特性，包括輸入輸出電壓、電流、過沖、欠沖、滯后電壓、電容等參數(shù)。

2.4.5 I2C接口

給出了I2C接口的AC規(guī)格，包括時鐘頻率、總線空閑時間、時鐘高低時間、數(shù)據(jù)保持和建立時間等。

2.4.6 邊界掃描測試接口時序

列出了Tsi578的測試信號時序，如TCK頻率、高低時間、上升和下降時間、輸入建立和保持時間等。

三、布局指南

3.1 概述

成功實(shí)現(xiàn)Tsi578的板級設(shè)計依賴于正確布線Serial RapidIO信號并保持良好的信號完整性，以實(shí)現(xiàn)低誤碼率。建議設(shè)計師對電路板布局進(jìn)行建模和仿真，以驗(yàn)證所選布局拓?fù)涫欠衲軡M足產(chǎn)品性能要求。

3.2 阻抗要求

Serial RapidIO接口的阻抗要求為100歐姆差分，這是確保信號傳輸質(zhì)量的關(guān)鍵。

3.3 跟蹤拓?fù)?/h3>

3.3.1 帶狀線

推薦使用對稱邊緣耦合帶狀線結(jié)構(gòu)來布線RapidIO總線，以確保恒定的阻抗環(huán)境。不建議使用寬邊耦合帶狀線結(jié)構(gòu)，因?yàn)槠潆y以在整個電路板信號層保持恒定的阻抗。

3.3.2 微帶線

當(dāng)需要將差分信號對放置在電路板外表面時，可使用差分微帶線結(jié)構(gòu)，并給出了相應(yīng)的阻抗計算公式。

3.3.3 信號返回路徑

信號返回路徑應(yīng)給予與信號導(dǎo)體相同的關(guān)注，避免在參考平面上進(jìn)行阻抗控制信號的布線，避免信號層變化導(dǎo)致返回路徑的參考平面變化等。

3.3.4 保護(hù)跡線

保護(hù)跡線可用于最小化串?dāng)_，通過將其連接到信號關(guān)聯(lián)的參考平面，可降低輻射串?dāng)_。在高密度布線中，保護(hù)跡線可節(jié)省空間。

3.3.5 過孔結(jié)構(gòu)

為了最小化高頻信號在穿越接地和電源平面時的不連續(xù)性，建議使用受控阻抗過孔。同時，應(yīng)盡量減少信號路徑中的過孔數(shù)量，避免過孔造成的阻抗不連續(xù)性。

3.3.6 埋孔與盲孔

推薦使用埋孔和盲孔，因?yàn)樾盘栐谶@些結(jié)構(gòu)中是穿過過孔而不是跨越過孔，可減少信號退化。

3.3.7 蛇形跡線

在布局中，可使用蛇形跡線來調(diào)整信號對的長度，以確保差分信號的正負(fù)半部分同時到達(dá)接收器。但應(yīng)注意避免波前通過串?dāng)_路徑提前到達(dá)接收器。

3.3.8 串?dāng)_考慮

Serial RapidIO信號容易與相鄰信號發(fā)生電容耦合，因此建議在不同差分對之間留出足夠的空間，并將通道發(fā)送和接收信號布線在不同層，以減少符號間干擾（ISI）和誤碼率。

3.3.9 接收器直流阻斷電容

Serial RapidIO接口的端口輸入需要電容耦合，以隔離接收器與發(fā)射器輸出中可能存在的共模偏移。推薦使用0.1uF的陶瓷電容，并對其放置位置和跟蹤進(jìn)行建模和仿真。

3.3.10 逃逸布線

所有差分網(wǎng)絡(luò)應(yīng)保持均勻的間距，避免差分對分離繞過物體。同時，給出了差分對從Tsi578設(shè)備引出的幾種選項(xiàng)和要求。

3.3.11 電路板疊層

推薦的電路板疊層設(shè)計包括四個帶狀線層和兩個外微帶線層，為信號布線提供了良好的結(jié)構(gòu)。

3.4 電源分配

Tsi578是一個高速設(shè)備，其核心邏輯和模擬部分對噪聲敏感。因此，正確處理電源軌、平面分配和去耦對于最大化性能至關(guān)重要。需要為不同的電源提供低阻抗平面，并使用Kelvin連接來隔離不同的電源平面。

3.5 去耦要求

3.5.1 組件選擇

推薦使用陶瓷X7R類型的去耦電容，并根據(jù)不同的電源電壓選擇合適的電容值和數(shù)量。組件應(yīng)均勻分布在設(shè)備周圍，以提供均勻的濾波和能量。

3.5.2 有效焊盤設(shè)計

去耦電容的 breakout 過孔應(yīng)盡量靠近，跡線應(yīng)盡量短，寬度應(yīng)合適。避免在電路板設(shè)計中使用過孔共享。

3.5.3 電源平面阻抗和共振

添加去耦電容的目的是降低電源的阻抗，需要注意組合體電容的共振，并交錯電容值以在工作頻率范圍內(nèi)分散阻抗谷。

3.6 時鐘和復(fù)位

3.6.1 時鐘概述

Tsi578使用參考時鐘來驅(qū)動內(nèi)部時鐘域，包括P_CLK和S_CLK_p/n。時鐘信號應(yīng)使用接地跡線屏蔽，以減少串?dāng)_和噪聲。

3.6.2 時鐘域

Tsi578的時鐘域包括內(nèi)部寄存器域、內(nèi)部交換結(jié)構(gòu)域、I2C域和串行傳輸域，每個時鐘域都有其特定的時鐘源和功能。

3.6.3 復(fù)位要求

Tsi578只需要一個復(fù)位輸入HARD_RST_b，信號必須是3.3V的單調(diào)擺動，且在電源軌穩(wěn)定后至少1ms解除斷言。TRST_b必須在設(shè)備上電時與HARD_RST_b同時斷言，以確保tap控制器的正確設(shè)置。

3.7 建模和仿真

對于使用GHz信號的設(shè)計，驗(yàn)證電路板設(shè)計的信號完整性非常重要。建議使用仿真工具，如Mentor Graphics的HyperLynx GHZ、Ansoft的SIwave和SiSoft的SiAuditor等。同時，可向IDT獲取支持LVTTL引腳的IBIS文件和加密的HSPICE模型。

3.8 測試和調(diào)試考慮

為了加快電路板的調(diào)試和測試，應(yīng)提供相應(yīng)的測試和調(diào)試工具。推薦使用超低電容探頭與邏輯分析儀配合使用，以監(jiān)測Serial RapidIO鏈路。同時，給出了8通道探頭的引腳分配和相關(guān)注意事項(xiàng)。此外，Tsi578還支持JTAG連接，可用于測試電路板的連通性、設(shè)備方向、位置和識別等。

3.9 回流曲線

Tsi578的回流曲線符合JEDEC - STD - 020C標(biāo)準(zhǔn)，有鉛版本的峰值回流溫度為225°C（+0 / -5°C），無鉛版本為260°C（+0 / -5°C）。

四、時鐘

4.1 線速率支持

Tsi578支持RapidIO互連規(guī)范（修訂版1.3）規(guī)定的1.25、2.50和3.125 Gbaud線速率，還支持超出規(guī)范的線速率。通過設(shè)置Serial Port Select引腳SP_IO_SPEED[1,0]，可實(shí)現(xiàn)不同的線速率。

4.2 P_CLK編程

Tsi578推薦的P_CLK工作頻率為100 MHz，但也支持低于該頻率的操作。改變P_CLK頻率會影響RapidIO規(guī)范中定義的計數(shù)器和狀態(tài)機(jī)，如端口鏈路超時CSR、SILENCE_TIMER_DONE、DISCOVERY_TIMER_DONE等，以及IDT特定的計數(shù)器和狀態(tài)機(jī)，如死鏈定時器。同時，P_CLK頻率的降低會影響I2C接口和相關(guān)定時器，以及內(nèi)部寄存器總線的操作。

五、訂購信息

提供了Tsi578的訂購信息，包括不同的部件編號、溫度等級、封裝類型和是否無鉛等選項(xiàng)，方便工程師根據(jù)實(shí)際需求進(jìn)行選擇。

在設(shè)計IDT Tsi578相關(guān)硬件時，電子工程師需要全面考慮上述各個方面的因素，從信號處理到布局設(shè)計，從電氣特性到時鐘編程，每一個環(huán)節(jié)都至關(guān)重要。只有這樣，才能確保設(shè)計出的硬件系統(tǒng)具有良好的性能和可靠性。大家在實(shí)際設(shè)計過程中，是否遇到過類似的挑戰(zhàn)呢？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。