深入剖析C8051F018/9混合信號(hào)MCU：卓越性能與廣泛應(yīng)用

一、引言

在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，微控制器（MCU）扮演著至關(guān)重要的角色。Silicon Labs的C8051F018/9混合信號(hào)MCU以其豐富的功能和卓越的性能，成為眾多工程師的首選。本文將深入探討C8051F018/9的各個(gè)方面，包括系統(tǒng)概述、CPU特性、外設(shè)功能等，幫助電子工程師更好地了解和應(yīng)用這款MCU。

文件下載：C8051F019-GQR.pdf

二、系統(tǒng)概述

C8051F018/9是完全集成的混合信號(hào)片上系統(tǒng)MCU，具有真正的10位多通道ADC。每個(gè)MCU都配備了兩個(gè)電壓比較器、一個(gè)電壓參考和一個(gè)與8051兼容的微控制器核心，擁有16KB的FLASH內(nèi)存和1.25KB的RAM。此外，它還集成了I2C/SMBus、UART和SPI串口接口，以及一個(gè)可編程計(jì)數(shù)器/定時(shí)器陣列（PCA），具備5個(gè)捕獲/比較模塊。

2.1 產(chǎn)品特性

• 高性能CIP - 51 CPU：采用流水線架構(gòu)，大大提高了指令吞吐量。與標(biāo)準(zhǔn)8051相比，CIP - 51核心能在一個(gè)或兩個(gè)系統(tǒng)時(shí)鐘周期內(nèi)執(zhí)行70%的指令，在25MHz時(shí)鐘下具有25MIPS的峰值吞吐量。
• 豐富的外設(shè)：包含10位SAR ADC、兩個(gè)模擬比較器、電壓參考、可編程計(jì)數(shù)器陣列等，滿足各種應(yīng)用需求。
• 低功耗設(shè)計(jì)：支持多種電源管理模式，如空閑模式和停止模式，可有效降低功耗。
• JTAG調(diào)試支持：提供非侵入式、全速的在線調(diào)試功能，無(wú)需額外的目標(biāo)RAM、程序內(nèi)存或通信通道。

2.2 產(chǎn)品選擇

C8051F018采用64引腳TQFP封裝，C8051F019采用48引腳TQFP封裝。用戶可以根據(jù)具體應(yīng)用需求選擇合適的產(chǎn)品。

三、CIP - 51 CPU

3.1 完全兼容MCS - 51

C8051F018/9采用Silicon Labs的專有CIP - 51微控制器核心，與MCS - 51完全兼容。標(biāo)準(zhǔn)的803x/805x匯編器和編譯器可用于軟件開(kāi)發(fā)，核心包含了標(biāo)準(zhǔn)8052的所有外設(shè)，如四個(gè)16位計(jì)數(shù)器/定時(shí)器、全雙工UART、256字節(jié)的內(nèi)部RAM空間、128字節(jié)的特殊功能寄存器（SFR）地址空間和四個(gè)字節(jié)寬的I/O端口。

3.2 改進(jìn)的吞吐量

CIP - 51采用流水線架構(gòu)，與標(biāo)準(zhǔn)8051架構(gòu)相比，顯著提高了指令吞吐量。在標(biāo)準(zhǔn)8051中，除MUL和DIV指令外，所有指令需要12或24個(gè)系統(tǒng)時(shí)鐘周期才能執(zhí)行，而CIP - 51核心能在一個(gè)或兩個(gè)系統(tǒng)時(shí)鐘周期內(nèi)執(zhí)行70%的指令，最多只需八個(gè)系統(tǒng)時(shí)鐘周期就能執(zhí)行完所有指令。

3.3 額外特性

• 擴(kuò)展中斷處理程序：提供21個(gè)中斷源，允許眾多模擬和數(shù)字外設(shè)中斷控制器，適用于多任務(wù)實(shí)時(shí)系統(tǒng)。
• 多種復(fù)位源：包括板載VDD監(jiān)視器、看門狗定時(shí)器、時(shí)鐘丟失檢測(cè)器、比較器0的電壓電平檢測(cè)、強(qiáng)制軟件復(fù)位、CNVSTR引腳和/RST引腳等。
• 靈活的時(shí)鐘源：內(nèi)部可編程振蕩器和外部振蕩器可根據(jù)需要切換，適用于低功耗應(yīng)用。

四、片上內(nèi)存

4.1 程序內(nèi)存

CIP - 51具有64KB的程序內(nèi)存空間，其中16KB + 128字節(jié)實(shí)現(xiàn)為系統(tǒng)內(nèi)可重編程的FLASH內(nèi)存，組織成連續(xù)的塊，從地址0x0000到0x3FFF。512字節(jié)（0x3E00 - 0x3FFF）的內(nèi)存保留給工廠使用，128字節(jié)塊位于地址0x8000 - 0x807F。

4.2 數(shù)據(jù)內(nèi)存

CIP - 51實(shí)現(xiàn)了256字節(jié)的內(nèi)部RAM，映射到數(shù)據(jù)內(nèi)存空間從0x00到0xFF。較低的128字節(jié)用于通用寄存器和暫存內(nèi)存，可通過(guò)直接或間接尋址訪問(wèn)。較高的128字節(jié)只能通過(guò)間接尋址訪問(wèn)。此外，C8051F018/9還在外部數(shù)據(jù)內(nèi)存空間中有1024字節(jié)的RAM，可使用MOVX指令訪問(wèn)。

4.3 通用寄存器

數(shù)據(jù)內(nèi)存的前32字節(jié)（0x00 - 0x1F）可作為四個(gè)通用寄存器組，每個(gè)組由八個(gè)字節(jié)寬的寄存器R0 - R7組成。通過(guò)程序狀態(tài)字中的RS0和RS1位選擇活動(dòng)寄存器組，方便在子程序和中斷服務(wù)程序中進(jìn)行快速上下文切換。

4.4 位可尋址位置

數(shù)據(jù)內(nèi)存中的16個(gè)位置（0x20 - 0x2F）既可以按字節(jié)尋址，也可以按位尋址，每個(gè)位都有一個(gè)從0x00到0x7F的位地址。

4.5 堆棧

程序員的堆?？梢晕挥?56字節(jié)數(shù)據(jù)內(nèi)存的任何位置，通過(guò)堆棧指針（SP）SFR指定。復(fù)位時(shí)，堆棧指針初始化為0x07。

五、JTAG調(diào)試與邊界掃描

C8051F018/9具有片上JTAG和調(diào)試電路，通過(guò)四引腳JTAG接口提供非侵入式、全速的在線調(diào)試功能。JTAG端口完全符合IEEE 1149.1標(biāo)準(zhǔn)，提供完整的邊界掃描功能，用于測(cè)試和制造目的。

5.1 調(diào)試功能

Silicon Labs的調(diào)試系統(tǒng)支持對(duì)內(nèi)存和寄存器的檢查和修改、設(shè)置斷點(diǎn)、觀察點(diǎn)、單步執(zhí)行以及運(yùn)行和暫停命令。在調(diào)試過(guò)程中，所有數(shù)字和模擬外設(shè)都能正常工作。

5.2 開(kāi)發(fā)套件

C8051F015DK是一款開(kāi)發(fā)套件，包含開(kāi)發(fā)應(yīng)用代碼和進(jìn)行在線調(diào)試所需的所有硬件和軟件。套件包括帶有開(kāi)發(fā)者工作室和調(diào)試器的軟件、集成的8051匯編器、RS - 232到JTAG協(xié)議轉(zhuǎn)換模塊（EC）、帶有C8051F015 MCU的目標(biāo)應(yīng)用板以及RS232和JTAG電纜、壁裝電源。

六、可編程數(shù)字I/O與交叉開(kāi)關(guān)

6.1 標(biāo)準(zhǔn)8051端口

MCU提供標(biāo)準(zhǔn)的8051端口（P0、P1、P2和P3）。C8051F018引出了所有四個(gè)端口，C8051F019引出了P0和P1端口。未引出的端口仍可作為通用寄存器供軟件使用。

6.2 端口增強(qiáng)特性

每個(gè)端口I/O引腳可以配置為推挽或開(kāi)漏輸出，并且可以全局禁用“弱上拉”，以實(shí)現(xiàn)低功耗應(yīng)用的額外節(jié)能。

6.3 數(shù)字交叉開(kāi)關(guān)

數(shù)字交叉開(kāi)關(guān)是一個(gè)大型數(shù)字交換網(wǎng)絡(luò)，允許將內(nèi)部數(shù)字系統(tǒng)資源映射到P0、P1和P2的端口I/O引腳。與標(biāo)準(zhǔn)復(fù)用數(shù)字I/O的微控制器不同，它支持所有功能組合。通過(guò)交叉開(kāi)關(guān)控制寄存器，可以將計(jì)數(shù)器/定時(shí)器、串行總線、硬件中斷、ADC轉(zhuǎn)換啟動(dòng)輸入、比較器輸出等數(shù)字信號(hào)配置到指定的端口I/O引腳。

七、可編程計(jì)數(shù)器陣列（PCA）

PCA是一個(gè)額外的片上可編程計(jì)數(shù)器/定時(shí)器陣列，由一個(gè)專用的16位計(jì)數(shù)器/定時(shí)器時(shí)基和5個(gè)可編程捕獲/比較模塊組成。時(shí)基的時(shí)鐘源可以從四個(gè)來(lái)源中選擇：系統(tǒng)時(shí)鐘除以12、系統(tǒng)時(shí)鐘除以4、定時(shí)器0溢出或外部時(shí)鐘輸入（ECI）。

7.1 捕獲/比較模塊

每個(gè)捕獲/比較模塊可以配置為四種模式之一：邊沿觸發(fā)捕獲、軟件定時(shí)器、高速輸出或脈沖寬度調(diào)制器。模塊的I/O和外部時(shí)鐘輸入通過(guò)數(shù)字交叉開(kāi)關(guān)路由到MCU端口I/O。

7.2 PCA計(jì)數(shù)器/定時(shí)器

PCA計(jì)數(shù)器/定時(shí)器由兩個(gè)8位SFR（PCA0L和PCA0H）組成，通過(guò)PCA0MD寄存器中的CPS1和CPS0位選擇時(shí)基。當(dāng)計(jì)數(shù)器/定時(shí)器溢出時(shí)，PCA0CN寄存器中的CF標(biāo)志將被設(shè)置，并在啟用CF中斷時(shí)生成中斷請(qǐng)求。

八、串行端口

8.1 UART

UART是一個(gè)能夠進(jìn)行異步傳輸?shù)拇卸丝冢С秩p工模式。它具有相關(guān)的串行控制寄存器（SCON）和串行數(shù)據(jù)緩沖區(qū)（SBUF），可以生成中斷。UART提供四種操作模式，每種模式提供不同的波特率和通信協(xié)議。

8.2 SPI

SPI提供一個(gè)四線、全雙工的串行總線，支持多個(gè)從設(shè)備連接到主設(shè)備。主設(shè)備可以發(fā)起數(shù)據(jù)傳輸，最大數(shù)據(jù)傳輸速率為系統(tǒng)時(shí)鐘頻率的一半。SPI可以配置為主設(shè)備或從設(shè)備，支持多主設(shè)備環(huán)境。

8.3 SMBus/I2C

SMBus串行I/O接口符合系統(tǒng)管理總線規(guī)范1.1版，與I2C串行總線兼容。它是一個(gè)兩線、雙向串行總線，數(shù)據(jù)傳輸可以是從主發(fā)送器到尋址從接收器，也可以是從尋址從發(fā)送器到主接收器。支持多主設(shè)備仲裁和時(shí)鐘低擴(kuò)展功能。

九、模擬外設(shè)

9.1 ADC

C8051F018/9具有片上10位SAR ADC，帶有9通道輸入多路復(fù)用器。ADC的最大吞吐量為100ksps，具有真正的10位精度，INL為±1LSB?？梢允褂脙?nèi)部15ppm的電壓參考或通過(guò)VREF引腳使用外部參考。

9.2 比較器

MCU有兩個(gè)片上模擬電壓比較器，輸入可在封裝引腳上獲取，輸出可通過(guò)I/O交叉巴路由到封裝引腳。比較器的滯后可以通過(guò)軟件編程，輸出可以用于中斷或復(fù)位。

9.3 電壓參考

電壓參考電路由一個(gè)1.2V、15ppm/°C（典型）的帶隙電壓參考發(fā)生器和一個(gè)增益為2的輸出緩沖放大器組成。VREF引腳的參考電壓可以連接到系統(tǒng)中的外部設(shè)備，但最大負(fù)載不得超過(guò)200μA到AGND。

十、復(fù)位源

MCU有七種復(fù)位源，包括上電/掉電、外部/RST引腳、外部CNVSTR信號(hào)、軟件命令、比較器0、時(shí)鐘丟失檢測(cè)器和看門狗定時(shí)器。

10.1 上電復(fù)位

上電時(shí)，電源監(jiān)控器將MCU保持在復(fù)位狀態(tài)，直到VDD上升到VRST水平以上。復(fù)位結(jié)束后，PORSF標(biāo)志將被設(shè)置。

10.2 軟件強(qiáng)制復(fù)位

向PORSF位寫(xiě)入1可以強(qiáng)制進(jìn)行上電復(fù)位。

10.3 掉電復(fù)位

當(dāng)VDD下降到VRST以下時(shí)，電源監(jiān)控器將驅(qū)動(dòng)/RST引腳低電平，使MCU進(jìn)入復(fù)位狀態(tài)。

10.4 外部復(fù)位

外部/RST引腳可以用于強(qiáng)制MCU進(jìn)入復(fù)位狀態(tài)。

10.5 時(shí)鐘丟失檢測(cè)器復(fù)位

如果系統(tǒng)時(shí)鐘消失超過(guò)100μs，時(shí)鐘丟失檢測(cè)器將超時(shí)并生成復(fù)位信號(hào)。

10.6 比較器0復(fù)位

比較器0可以配置為低電平有效復(fù)位輸入，當(dāng)非反相輸入電壓低于反相輸入電壓時(shí)，MCU將進(jìn)入復(fù)位狀態(tài)。

10.7 外部CNVSTR引腳復(fù)位

外部CNVSTR信號(hào)可以配置為低電平有效復(fù)位輸入。

10.8 看門狗定時(shí)器復(fù)位

看門狗定時(shí)器（WDT）可以強(qiáng)制MCU進(jìn)入復(fù)位狀態(tài)，以防止系統(tǒng)失控。WDT可以通過(guò)軟件啟用、禁用或鎖定。

十一、振蕩器

MCU包括一個(gè)內(nèi)部振蕩器和一個(gè)外部振蕩器驅(qū)動(dòng)電路，兩者都可以生成系統(tǒng)時(shí)鐘。復(fù)位后，MCU從內(nèi)部振蕩器啟動(dòng)。內(nèi)部振蕩器可以通過(guò)內(nèi)部振蕩器控制寄存器（OSCICN）啟用、禁用和改變頻率。外部振蕩器需要一個(gè)外部諧振器、并行模式晶體、電容器或RC網(wǎng)絡(luò)連接到XTAL1/XTAL2引腳。

十二、總結(jié)

C8051F018/9混合信號(hào)MCU以其高性能的CIP - 51 CPU、豐富的外設(shè)、低功耗設(shè)計(jì)和強(qiáng)大的調(diào)試功能，為電子工程師提供了一個(gè)優(yōu)秀的解決方案。無(wú)論是工業(yè)控制、消費(fèi)電子還是物聯(lián)網(wǎng)應(yīng)用，C8051F018/9都能滿足各種需求。希望本文能幫助工程師更好地理解和應(yīng)用這款MCU，在實(shí)際項(xiàng)目中發(fā)揮其最大價(jià)值。

你在使用C8051F018/9的過(guò)程中遇到過(guò)哪些問(wèn)題？你對(duì)它的哪些特性最感興趣？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和想法。