MAX5717/MAX5719：16和20位電壓DAC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）的性能直接影響著整個(gè)系統(tǒng)的精度和穩(wěn)定性。今天，我們來(lái)深入了解一下Maxim Integrated推出的MAX5717和MAX5719這兩款16和20位電壓DAC，看看它們有哪些獨(dú)特之處。

文件下載：MAX5717.pdf

一、概述

MAX5717和MAX5719是串行輸入、無(wú)緩沖的16位和20位電壓輸出單極性/雙極性DAC，集成了反饋電阻，配合外部運(yùn)算放大器可實(shí)現(xiàn)雙極性操作。它們具有低毛刺能量、低噪聲、緊密的雙極性電阻匹配和高精度等優(yōu)點(diǎn)。在-40°C至+105°C的溫度范圍內(nèi)，MAX5717A能達(dá)到1LSB的積分非線性（INL）最大值。集成的精密設(shè)置電阻讓這兩款DAC在雙極性輸出配置中使用起來(lái)更加方便。

二、主要特性

2.1 高分辨率

提供16位和20位的分辨率，能夠滿足不同應(yīng)用場(chǎng)景對(duì)精度的要求。

2.2 低非線性誤差

• 積分非線性（INL）：MAX5717A在16位模式下最大INL為1LSB，MAX5719在20位模式下也有出色的表現(xiàn)。
• 微分非線性（DNL）：MAX5717最大DNL為±0.5LSB（MAX5717A），保證了輸出的線性度。

  2.3 快速建立時(shí)間

  典型建立時(shí)間為750ns，能夠快速響應(yīng)輸入信號(hào)的變化，提高系統(tǒng)的實(shí)時(shí)性。

  2.4 低毛刺能量和噪聲

• 毛刺能量：僅0.05nV - s，減少了輸出信號(hào)的干擾。
• 輸出噪聲密度：6nV/√Hz，保證了輸出信號(hào)的純凈度。

  2.5 集成精密電阻

  集成了±0.025%（最大）的雙極性設(shè)置電阻，簡(jiǎn)化了電路設(shè)計(jì)。

  2.6 寬工作溫度范圍

  -40°C至+105°C的工作溫度范圍，適用于各種惡劣環(huán)境。

  2.7 高速串行接口

  支持50MHz的3線SPI?、QSPI?、MICROWIRE?和DSP兼容的串行接口，方便與其他設(shè)備進(jìn)行通信。

三、應(yīng)用領(lǐng)域

MAX5717和MAX5719的高性能使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用：

• 測(cè)試和測(cè)量設(shè)備：高精度的輸出能夠滿足測(cè)試設(shè)備對(duì)信號(hào)精度的要求。
• 自動(dòng)測(cè)試設(shè)備：快速的建立時(shí)間和低噪聲特性有助于提高測(cè)試效率和準(zhǔn)確性。
• 增益和偏移調(diào)整：可用于精確調(diào)整系統(tǒng)的增益和偏移。
• 數(shù)據(jù)采集系統(tǒng)：為數(shù)據(jù)采集提供高精度的模擬信號(hào)。
• 過(guò)程控制和伺服環(huán)路：穩(wěn)定的輸出保證了過(guò)程控制的準(zhǔn)確性。
• 便攜式儀器：低功耗和寬溫度范圍使其適用于便攜式設(shè)備。
• 可編程電壓和電流源：可靈活編程輸出不同的電壓和電流。
• 自動(dòng)調(diào)諧：實(shí)現(xiàn)系統(tǒng)的自動(dòng)調(diào)諧功能。
• 通信系統(tǒng)：為通信系統(tǒng)提供穩(wěn)定的模擬信號(hào)。

四、電氣特性

4.1 靜態(tài)性能

4.2 動(dòng)態(tài)性能

• 電壓輸出壓擺率：100V/μs
• 建立時(shí)間：至±1.0LSB的滿量程階躍（16位），±16LSB（20位），從CS低到高為1.5μs，從LDAC高到低為0.75μs。
• DAC毛刺脈沖：0.05nV - s
• 數(shù)字饋通：1.0nV - s
• 輸出電壓頻譜噪聲密度：6nV/√Hz
• 輸出電壓低頻噪聲：1μVp - p

4.3 參考輸入特性

• 參考輸入電壓范圍：4V至VDD
• 參考輸入電阻：2至6kΩ
• 參考輸入電容：代碼為0時(shí)75pF，代碼為滿量程時(shí)120pF

4.4 電源要求

• 正電源電壓：4.5V至5.5V
• 電源電流：DIN = SCLK = CS = LDAC = VDD時(shí)為750至1050μA，更新DAC時(shí)（fSCLK = 50MHz）為7mA

4.5 數(shù)字輸入特性

• 輸入高電壓：0.7VDD
• 輸入低電壓：0.3VDD
• 輸入遲滯：150mV
• 輸入電流：-1至+1μA
• 輸入電容：10pF

4.6 時(shí)序特性

• 串行時(shí)鐘頻率：0至50MHz
• SCLK周期：20ns
• SCLK脈沖寬度高：8ns
• SCLK脈沖寬度低：8ns
• CS下降到SCLK上升建立時(shí)間：8ns
• CS下降到SCLK上升保持時(shí)間：0ns
• CS上升到SCLK上升保持時(shí)間：8ns
• D IN到SCLK上升建立時(shí)間：5ns
• D IN到SCLK上升保持時(shí)間：4.5ns
• CS脈沖寬度高：20ns
• LDAC脈沖寬度：20ns
• CS高到LDAC建立時(shí)間：20ns
• 最后一個(gè)有效時(shí)鐘邊沿到DAC輸出更新準(zhǔn)備好：1210至1500ns

五、引腳配置

六、數(shù)字接口

6.1 16位接口（MAX5717）

SCLK上升沿將DIN輸入的數(shù)據(jù)時(shí)鐘輸入。CS低電平區(qū)間構(gòu)成16周期的SPI指令。合格的操作將在CS上升沿響應(yīng)執(zhí)行。少于16個(gè)SCLK周期的操作將不會(huì)執(zhí)行，多于16個(gè)SCLK周期的操作將使用前兩個(gè)字節(jié)的數(shù)據(jù)執(zhí)行。要中止命令序列，CS的上升必須先于SCLK的第16個(gè)上升沿。LDAC允許DAC鎖存器異步更新，在CS變高后將LDAC拉低。在數(shù)據(jù)加載序列期間保持LDAC高電平。

6.2 20位接口（MAX5719）

SCLK上升沿將DIN輸入的數(shù)據(jù)時(shí)鐘輸入。CS低電平區(qū)間構(gòu)成24周期的SPI指令。合格的操作將在CS上升沿響應(yīng)執(zhí)行。少于24個(gè)SCLK周期的操作將不會(huì)執(zhí)行，多于24個(gè)SCLK周期的操作將使用前20位的數(shù)據(jù)執(zhí)行。要中止命令序列，CS的上升必須先于SCLK的第24個(gè)上升沿。LDAC允許DAC鎖存器異步更新，在CS變高后將LDAC拉低。在數(shù)據(jù)加載序列期間保持LDAC高電平。

6.3 吞吐量速率

吞吐量速率主要受加載DAC數(shù)據(jù)的時(shí)間和內(nèi)部校準(zhǔn)電路操作時(shí)間（數(shù)字延遲）的影響。在50MHz串行時(shí)鐘頻率下，將DAC數(shù)據(jù)時(shí)鐘輸入到輸入寄存器所需的時(shí)間為20ns乘以分辨率的位數(shù)。對(duì)于20位DAC，數(shù)據(jù)在400ns內(nèi)時(shí)鐘輸入到寄存器。數(shù)字延遲標(biāo)稱(chēng)值為1210ns，最大值為1500ns。CS最小脈沖寬度還需要額外的20ns，總吞吐量周期為1.92μs。

七、應(yīng)用信息

7.1 參考和模擬地輸入

在參考輸入之間施加4.0V至VDD的外部電壓參考，參考電壓決定了DAC的滿量程輸出電壓。為了獲得最佳性能，提供了開(kāi)爾文連接。由于這些轉(zhuǎn)換器是反相R - 2R電壓模式DAC，電壓參考看到的輸入電阻與代碼有關(guān)，最壞情況下輸入電阻變化范圍為2KΩ至15KΩ。對(duì)于4.096V參考，負(fù)載電流的最大變化約為2mA。因此，當(dāng)使用負(fù)載調(diào)節(jié)為10ppm/mA的電壓參考時(shí)，參考電壓在整個(gè)輸入代碼范圍內(nèi)可能會(huì)變化約20ppm。所以，在需要最佳INL性能時(shí)，應(yīng)使用緩沖放大器。此外，路徑的阻抗必須保持較低，因?yàn)樗苯佑绊懾?fù)載調(diào)節(jié)誤差。如果不使用單獨(dú)的強(qiáng)制和檢測(cè)線，應(yīng)將適當(dāng)?shù)膹?qiáng)制和檢測(cè)引腳靠近封裝連接在一起。

7.2 外部輸出緩沖放大器

DAC在單極性和雙極性模式下對(duì)外部輸出緩沖放大器的要求不同。在單極性模式下，輸出放大器采用電壓跟隨器配置；在雙極性模式下，放大器與內(nèi)部縮放電阻一起工作。在每種模式下，DAC的輸出阻抗是恒定的，與輸入代碼無(wú)關(guān)，但輸出放大器的輸入阻抗應(yīng)盡可能高，以最小化增益誤差。DAC的輸出電容也與輸入代碼無(wú)關(guān)，簡(jiǎn)化了外部放大器的穩(wěn)定性要求。在雙極性模式下，使用雙電源的精密放大器（如MAX9632）可提供±VREF的輸出范圍。在單電源應(yīng)用中，可選擇輸入共模范圍包括AGND的精密放大器，但它們的輸出擺幅通常不包括負(fù)軌（AGND），否則性能會(huì)顯著下降。如果應(yīng)用不使用接近零的代碼，單電源放大器可能是合適的。由于高分辨率DAC的LSB非常小，應(yīng)密切關(guān)注外部放大器的輸入規(guī)格。輸入失調(diào)電壓可能會(huì)降低零刻度誤差，如果失調(diào)電壓大于?LSB，可能需要輸出失調(diào)調(diào)整以保持完全精度。同樣，輸入偏置電流乘以DAC輸出電阻（典型值2KΩ）會(huì)導(dǎo)致零刻度誤差。還必須考慮失調(diào)電壓和輸入偏置電流的溫度漂移。建立時(shí)間受緩沖輸入電容、DAC輸出電容和PCB電容的影響。典型的DAC輸出電壓對(duì)滿量程階躍達(dá)到±1ppm的建立時(shí)間為750ns，對(duì)于較小的階躍變化，建立時(shí)間可能會(huì)顯著減少。假設(shè)是單時(shí)間常數(shù)指數(shù)建立響應(yīng)，滿量程階躍需要約13.8個(gè)時(shí)間常數(shù)才能達(dá)到最終輸出電壓的±1ppm以?xún)?nèi)。時(shí)間常數(shù)等于DAC輸出電阻乘以總輸出電容。任何額外的輸出電容，如緩沖器的輸入電容，都會(huì)增加建立時(shí)間。外部緩沖放大器的增益帶寬積很重要，因?yàn)樗鼤?huì)增加輸出響應(yīng)的另一個(gè)時(shí)間常數(shù)，從而增加建立時(shí)間。兩個(gè)具有單時(shí)間常數(shù)響應(yīng)的級(jí)聯(lián)系統(tǒng)的有效時(shí)間常數(shù)約為兩個(gè)時(shí)間常數(shù)之和的平方根。DAC輸出的時(shí)間常數(shù)（由于內(nèi)部電阻和電容）約為50ns，忽略額外電容的影響。如果帶寬為10MHz的外部放大器的時(shí)間常數(shù)為1 / (2π × 10MHz) = 15.9ns，則組合系統(tǒng)的有效時(shí)間常數(shù)為：[50ns2 + 15.9ns2]1/2 ≈ 52.5ns。這表明包括外部緩沖放大器在內(nèi)，達(dá)到最終輸出電壓±1ppm以?xún)?nèi)的建立時(shí)間約為13.8 × 52.5ns = 724ns。

7.3 單極性配置

圖4展示了MAX5717/MAX5719在單極性模式下與外部運(yùn)算放大器的配置。運(yùn)算放大器設(shè)置為單位增益，以下表格列出了使用16位MAX5717或20位MAX5719時(shí)該電路的代碼和相應(yīng)的輸出電壓。上電時(shí)，單極性模式下的默認(rèn)輸出為零刻度。

7.4 雙極性配置

典型應(yīng)用電路展示了DAC在雙極性模式下與外部運(yùn)算放大器的配置。以下表格列出了使用16位MAX5717和20位MAX5719時(shí)該電路的偏移二進(jìn)制代碼。表中顯示了理想值（忽略偏移和增益誤差）。上電時(shí)，雙極性模式下的默認(rèn)輸出為負(fù)滿量程（-VREF）。

7.5 電源旁路和接地管理

為了獲得最佳系統(tǒng)性能，應(yīng)使用具有獨(dú)立模擬和數(shù)字接地平面的PCB，不建議使用繞線板。將兩個(gè)接地平面在低阻抗電源源處連接在一起，在IC處將DGND和AGND連接在一起。通過(guò)將DAC的DGND和AGND引腳連接在一起，并將該點(diǎn)連接到系統(tǒng)模擬接地平面，可以實(shí)現(xiàn)最佳接地連接。如果DAC的DGND連接到系統(tǒng)數(shù)字接地，數(shù)字噪聲可能會(huì)進(jìn)入DAC的模擬部分。使用0.1μF陶瓷電容在VDD和AGND之間旁路VDD，將其短引腳安裝在靠近器件的位置。也可以使用鐵氧體磁珠進(jìn)一步隔離模擬和數(shù)字電源。

八、訂購(gòu)信息

“+”表示無(wú)鉛/符合RoHS標(biāo)準(zhǔn)的封裝，“T”表示卷帶包裝。

綜上所述，MAX5717和MAX5719以其高分辨率、低噪聲、快速建立時(shí)間等優(yōu)異特性，為電子工程師在設(shè)計(jì)高精度、高性能的數(shù)模轉(zhuǎn)換系統(tǒng)時(shí)提供了可靠的選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理選擇和使用這兩款DAC，并注意參考和模擬地輸入、外部輸出緩沖放大器、電源旁路和接地管理等方面的問(wèn)題，以充分發(fā)揮它們的性能優(yōu)勢(shì)。大家在使用過(guò)程中遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享交流。