Texas Instruments 3.3-V ABT掃描測(cè)試設(shè)備：SN54/74LVTH18504A與SN54/74LVTH182504A深度解析

在電子設(shè)計(jì)領(lǐng)域，高效且精準(zhǔn)的測(cè)試設(shè)備對(duì)于確保復(fù)雜電路系統(tǒng)的穩(wěn)定性和可靠性至關(guān)重要。今天，我們來深入探討德州儀器（Texas Instruments）推出的SN54LVTH18504A、SN54LVTH182504A、SN74LVTH18504A和SN74LVTH182504A這幾款3.3-V ABT掃描測(cè)試設(shè)備。

文件下載：74LVTH182504APMG4.pdf

產(chǎn)品概述

這些設(shè)備屬于德州儀器SCOPE可測(cè)試性集成電路家族，同時(shí)也是Widebus系列的成員。它們具備20位通用總線收發(fā)器（UBT），支持IEEE Std 1149.1 - 1990邊界掃描，可極大地便利復(fù)雜電路板組件的測(cè)試工作。通過4線測(cè)試訪問端口（TAP）接口，能夠?qū)崿F(xiàn)對(duì)測(cè)試電路的掃描訪問。

關(guān)鍵特性

• 電源靈活性：專為低電壓（3.3-V）VCC操作而設(shè)計(jì)，同時(shí)具備與5-V系統(tǒng)環(huán)境進(jìn)行TTL接口的能力，支持低至2.7V的未調(diào)節(jié)電池操作。
• 通用總線收發(fā)器功能：結(jié)合了D型鎖存器和D型觸發(fā)器，可在透明、鎖存或時(shí)鐘模式下實(shí)現(xiàn)數(shù)據(jù)流動(dòng)。
• 內(nèi)部總線保持電路：數(shù)據(jù)輸入上的總線保持功能，無需外部上拉/下拉電阻，簡(jiǎn)化了設(shè)計(jì)。
• 內(nèi)置電阻：’LVTH182504A設(shè)備的B端口輸出包含等效的25-Ω串聯(lián)電阻，可減少過沖和下沖，無需外部電阻。
• JTAG兼容性：與IEEE Std 1149.1 - 1990（JTAG）測(cè)試訪問端口和邊界掃描架構(gòu)兼容。
• SCOPE指令集：支持多種測(cè)試操作，如并行簽名分析、偽隨機(jī)模式生成等。
• 封裝多樣：提供64引腳塑料薄四方扁平（PM）封裝（0.5-mm中心間距）和68引腳陶瓷四方扁平（HV）封裝（25-mil中心間距）。

工作模式

正常模式

在此模式下，這些設(shè)備作為20位通用總線收發(fā)器工作。數(shù)據(jù)在兩個(gè)方向上的流動(dòng)由輸出使能（ (OEAB) 和 (OEBA) ）、鎖存使能（LEAB和LEBA）、時(shí)鐘使能（CLKENAB和CLKENBA）和時(shí)鐘（CLKAB和CLKBA）輸入控制。例如，對(duì)于A到B的數(shù)據(jù)流動(dòng)，當(dāng)LEAB為高時(shí)，設(shè)備以透明模式工作；當(dāng)LEAB為低時(shí)，A總線數(shù)據(jù)在CLKENAB為高且/或CLKAB保持靜態(tài)低或高邏輯電平時(shí)被鎖存，否則，在CLKAB的低到高轉(zhuǎn)換時(shí)存儲(chǔ)A總線數(shù)據(jù)。當(dāng)OEAB為低時(shí)，B輸出有效；當(dāng)OEAB為高時(shí)，B輸出處于高阻抗?fàn)顟B(tài)。B到A的數(shù)據(jù)流動(dòng)原理類似。

測(cè)試模式

該模式會(huì)抑制SCOPE通用總線收發(fā)器的正常操作，啟用測(cè)試電路以觀察和控制設(shè)備的I/O邊界。測(cè)試電路將根據(jù)IEEE Std 1149.1 - 1990中描述的協(xié)議執(zhí)行邊界掃描測(cè)試操作。

測(cè)試架構(gòu)

TAP接口

串行測(cè)試信息通過符合IEEE Std 1149.1 - 1990的4線測(cè)試總線或TAP進(jìn)行傳輸。TAP控制器監(jiān)視測(cè)試總線上的兩個(gè)信號(hào)：TCK和TMS，并從中提取同步（TCK）和狀態(tài)控制（TMS）信號(hào)，為設(shè)備中的測(cè)試結(jié)構(gòu)生成適當(dāng)?shù)钠峡刂菩盘?hào)。TAP控制器完全與TCK信號(hào)同步，輸入數(shù)據(jù)在TCK的上升沿捕獲，輸出數(shù)據(jù)在TCK的下降沿改變。

測(cè)試寄存器

設(shè)備包含一個(gè)8位指令寄存器和四個(gè)測(cè)試數(shù)據(jù)寄存器：

• 邊界掃描寄存器（BSR）：48位，用于存儲(chǔ)要外部應(yīng)用到設(shè)備輸出引腳的測(cè)試數(shù)據(jù)，以及捕獲在正常片上邏輯輸出和設(shè)備輸入引腳上出現(xiàn)的數(shù)據(jù)。
• 邊界控制寄存器（BCR）：3位，用于實(shí)現(xiàn)基本SCOPE指令集未包含的附加測(cè)試操作，如PRPG、PSA和二進(jìn)制計(jì)數(shù)等。
• 旁路寄存器：1位，可縮短系統(tǒng)掃描路徑的長(zhǎng)度，減少每個(gè)測(cè)試模式所需的位數(shù)。
• 設(shè)備識(shí)別寄存器（IDR）：32位，用于識(shí)別設(shè)備的制造商、部件號(hào)和版本。

TAP控制器狀態(tài)機(jī)

TAP控制器是一個(gè)同步有限狀態(tài)機(jī)，包含16個(gè)狀態(tài)，其中6個(gè)穩(wěn)定狀態(tài)和10個(gè)不穩(wěn)定狀態(tài)。主要有兩條狀態(tài)轉(zhuǎn)換路徑，分別用于訪問和控制選定的數(shù)據(jù)寄存器和指令寄存器。

• Test-Logic-Reset：設(shè)備上電時(shí)處于此狀態(tài)，測(cè)試邏輯被復(fù)位并禁用，設(shè)備執(zhí)行正常邏輯功能。
• Run-Test/Idle：TAP控制器在執(zhí)行任何測(cè)試操作之前必須經(jīng)過此狀態(tài)，可處于測(cè)試活動(dòng)或空閑狀態(tài)。
• Capture-DR和Capture-IR：分別用于在數(shù)據(jù)寄存器和指令寄存器掃描時(shí)捕獲數(shù)據(jù)。
• Shift-DR和Shift-IR：數(shù)據(jù)寄存器和指令寄存器分別處于掃描路徑，數(shù)據(jù)在每個(gè)TCK周期串行移位。
• Exit1-DR/Exit2-DR和Exit1-IR/Exit2-IR：結(jié)束數(shù)據(jù)寄存器和指令寄存器掃描的臨時(shí)狀態(tài)。
• Pause-DR和Pause-IR：暫停和恢復(fù)數(shù)據(jù)寄存器和指令寄存器掃描操作，不丟失數(shù)據(jù)。
• Update-DR和Update-IR：分別更新選定的數(shù)據(jù)寄存器和指令寄存器。

指令寄存器操作

指令寄存器（IR）為8位，用于指示設(shè)備要執(zhí)行的指令，包括操作模式、測(cè)試操作、掃描路徑中要選擇的數(shù)據(jù)寄存器以及數(shù)據(jù)捕獲源等信息。支持的指令包括EXTEST、IDCODE、SAMPLE/PRELOAD、BYPASS等，并且支持SCOPE設(shè)備指定的偶校驗(yàn)功能。

實(shí)際應(yīng)用中的思考

在實(shí)際設(shè)計(jì)應(yīng)用中，這些設(shè)備的多種特性和功能為我們提供了很大的便利。但同時(shí)也需要我們仔細(xì)考慮一些問題，比如如何根據(jù)具體的測(cè)試需求選擇合適的指令和寄存器，在不同工作模式下如何保證數(shù)據(jù)的準(zhǔn)確性和穩(wěn)定性。而且，對(duì)于不同的封裝形式，其散熱、布線等方面也會(huì)有所差異，需要我們?cè)谠O(shè)計(jì)中進(jìn)行權(quán)衡。大家在使用這些設(shè)備時(shí)，有沒有遇到過類似需要思考權(quán)衡的問題呢？歡迎在評(píng)論區(qū)分享交流。

總之，德州儀器的SN54/74LVTH18504A和SN54/74LVTH182504A系列掃描測(cè)試設(shè)備憑借其強(qiáng)大的功能和靈活的特性，在現(xiàn)代電子測(cè)試和設(shè)計(jì)領(lǐng)域中具有重要的應(yīng)用價(jià)值。