chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性仿真中容易犯的幾個錯誤

凡億PCB ? 來源:凡億PCB ? 2026-04-20 10:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

說出來你可能不信,很多工程師拿著漂亮的仿真報告,實物一測試,問題全出來了。返工、延期、挨罵,樣樣都逃不掉。

歸根結(jié)底,大多數(shù)問題都出在仿真方法上。今天就來聊聊信號完整性仿真中,90%的工程師都在犯的幾個錯誤。

錯誤一:時域仿真和頻域仿真傻傻分不清

有些工程師做仿真,要么只跑時域,要么只跑頻域,覺得跑一個就夠了。這其實是個大坑。

時域仿真告訴你的是:信號長什么樣、眼圖開多大、有沒有出現(xiàn)過沖下沖。就像給你一張照片,能看到表象。

頻域仿真告訴你的是:信號在不同頻率下的表現(xiàn)、S參數(shù)曲線、阻抗匹配情況。這更像是一份體檢報告,能看到內(nèi)在問題。

這倆是互補的關(guān)系,缺一不可。時域看結(jié)果,頻域找原因。比如你看到眼圖閉合了,不懂頻域分析的話,只能干瞪眼。但跑一下S參數(shù),就能定位是哪個頻點出了問題。

正確做法是:兩個都要跑,而且要根據(jù)信號速率選擇合適的仿真范圍。比如DDR4跑到了3200Mbps,仿真頻率至少要到5GHz以上才有參考價值。再比如現(xiàn)在火熱的AI服務(wù)器,112G SerDiff鏈路,仿真頻段要到40GHz以上才穩(wěn)妥。

618c7ba0-3a46-11f1-90a1-92fbcf53809c.png

圖1:時域仿真與頻域仿真對比

錯誤二:眼圖只盯著開口看

拿到仿真眼圖,很多人第一反應(yīng)就是看眼圖開口大不大。開口大就覺得沒問題,開口小就覺得要完蛋。實際上,這只是最基礎(chǔ)的分析,相當于只看了體檢報告上的身高體重。

除了眼高(Eye Height)和眼寬(Eye Width),這幾個參數(shù)同樣重要:

抖動(Jitter):抖得太厲害,接收端很容易采錯數(shù)據(jù)。常見的RJ和DJ要分開看,很多問題出在DJ上。

上升時間/下降時間:邊沿太緩,高速信號容易失真。10%-90%上升沿不能超過UI的20%。

眼交叉百分比:偏離50%太多,說明占空比失真嚴重,接收端時鐘恢復(fù)會出問題。

眼圖模板:有沒有觸犯模板?觸犯了就是硬傷,再好看的眼圖也不行。

錯誤三:PDN設(shè)計只看電容數(shù)量不看阻抗

電源完整性問題,說到底就是PDN(Power Delivery Network)阻抗問題。很多工程師覺得多放幾個去耦電容就萬事大吉,結(jié)果阻抗曲線一拉出來,到處是尖峰,簡直不忍直視。

問題出在哪?電容的諧振頻率沒選對、不同電容并聯(lián)產(chǎn)生反諧振、布局不合理導(dǎo)致走線電感過大……隨便一個都能讓阻抗爆表。

AI芯片和先進封裝普及后,PDN設(shè)計更是難上加難。HBM內(nèi)存的工作電流動不動幾十安培,供電網(wǎng)絡(luò)的任何一點波動都可能讓芯片跑飛。去年某大廠的AI訓(xùn)練卡,就是因為PDN設(shè)計沒做好,導(dǎo)致批量返修,損失慘重。

去耦電容不是越多越好,而是要對癥下藥。先算目標阻抗,再選諧振頻率合適的電容,最后才是布局優(yōu)化。

61ef6a58-3a46-11f1-90a1-92fbcf53809c.png

圖2:PDN阻抗分析與諧振點識別

錯誤四:直角走線無所謂

在低速設(shè)計中,直角走線確實沒什么影響。但一旦跑到高速,毫米波甚至幾Gbps的速率,直角拐角就是個定時炸彈。

直角拐角會導(dǎo)致額外的寄生電容,大約增加3-5fF。這個數(shù)字看起來很小,但在高頻下會讓阻抗突變,引發(fā)信號反射。反射大了,眼圖就閉合了。

更要命的是,這種問題在時域仿真里可能不明顯,因為仿真軟件的模型精度不夠。但實板一測,問題就暴露了。很多工程師吃這個虧,就是仿真沒做準。

正確做法是用45度斜角或者圓弧走線,拐角長度要大于等于2倍線寬。差分對更要對稱,拐角處要同時轉(zhuǎn)彎,否則會產(chǎn)生skew。

錯誤五:過孔Stub不當回事

多層板設(shè)計中,過孔是必不可少的。但很多人不關(guān)心過孔的Stub長度,覺得埋孔藏起來就沒事了。

實際上,Stub就像一根天線。信號在傳輸過程中,部分能量會被Stub反射回來,在眼圖上形成"鬼影",嚴重壓縮眼圖開口。

在16Gbps以上的高速鏈路里,Stub的影響就被放大到無法忽視的地步。做過112G PAM4仿真就知道,過孔Stub超過8mil,整個通道的眼圖就很難看了。

高速信號走線的Stub要盡量控制在10mil以內(nèi),超過這個值就必須做背鉆(Back Drill)。在112Gbps PAM4的高速背板上,Stub的影響更是被放大到極致。成本雖然高一點,但總比返工強。

624a80f0-3a46-11f1-90a1-92fbcf53809c.png

圖3:錯誤設(shè)計 vs 正確設(shè)計對比

正確的仿真姿勢

說了這么多錯誤用法,順便講講正確姿勢:

仿真前先明確信號速率和仿真頻段,不要偷懶省范圍

時域頻域結(jié)合分析,互為驗證,一個都不能少

眼圖參數(shù)要全看,不能只盯眼高眼寬

PDN仿真要關(guān)注阻抗曲線,避開諧振點

高速走線全程優(yōu)化,拐角、過孔一個不放過

仿真模型要跟器件廠商要準的,不能用默認參數(shù)糊弄

說到底,仿真是個嚴謹?shù)幕顑?,不是跑個軟件出張圖就完事了。要懂得仿真結(jié)果的含義,要能看懂曲線的趨勢,要能從數(shù)據(jù)里找出問題所在。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關(guān)注

    關(guān)注

    55

    文章

    4532

    瀏覽量

    138647
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1495

    瀏覽量

    98230
  • 時域仿真
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    4665

原文標題:信號完整性仿真:90%的工程師都在這5個地方翻車

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    電源的信號完整性仿真中 Sigrity電容模型應(yīng)用與管理指導(dǎo)

    在進行AC阻抗分析、去耦電容方案優(yōu)化、同步開關(guān)噪聲(SSN)分析等電源完整性仿真或Power-Aware信號完整性仿真中,需要設(shè)置各種電容型
    的頭像 發(fā)表于 05-07 18:03 ?2.6w次閱讀
    電源的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>仿真中</b> Sigrity電容模型應(yīng)用與管理指導(dǎo)

    高速電路信號完整性分析與設(shè)計—信號完整性仿真

    高速電路信號完整性分析與設(shè)計—信號完整性仿真仿真中有兩類信號
    發(fā)表于 09-12 10:31

    信號完整性仿真應(yīng)用

    中國電子電器可靠工程協(xié)會關(guān)于組織召開“信號完整性仿真應(yīng)用”高級研修班的邀請函各有關(guān)單位:為了幫助廣大從業(yè)人員詳細了解信號
    發(fā)表于 11-25 10:13

    信號完整性與電源完整性仿真分析與設(shè)計

    LVDS,目前芯片接口物理標準的演變反映了集成電路工藝的不斷進步,同時也反映了高速信號傳輸要求的不斷提高。從版圖完整性的分析過程可知,只有結(jié)合了互聯(lián)結(jié)構(gòu)兩端負載特性的仿真結(jié)果才具有實際意義,而負載特性
    發(fā)表于 01-07 11:33

    高速電路信號完整性分析與設(shè)計—信號完整性仿真

    高速電路信號完整性分析與設(shè)計—信號完整性仿真:仿真信號
    發(fā)表于 10-06 11:19 ?0次下載

    信號完整性與電源完整性仿真分析

    為了使設(shè)計人員對信號完整性與電源完整性有個全面的了解,文中對信號完整性與電源完整性的問題進行了
    發(fā)表于 11-30 11:12 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b><b class='flag-5'>仿真</b>分析

    信號完整性分析

    本專題詳細介紹了信號完整性各部分知識,包括信號完整性的基礎(chǔ)概述,信號完整性設(shè)計分析及
    發(fā)表于 11-30 11:44
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析

    信號完整性與電源完整性仿真分析與設(shè)計

    10129@52RD_信號完整性與電源完整性仿真分析與設(shè)計
    發(fā)表于 12-14 21:27 ?0次下載

    高速 PCB 信號完整性仿真分析.pdf

    高速 PCB 信號完整性仿真分析.pdf
    發(fā)表于 05-07 14:52 ?52次下載

    技術(shù)分享:信號完整性仿真 - 入門

    技術(shù)分享:信號完整性仿真 - 入門
    的頭像 發(fā)表于 07-02 12:03 ?4930次閱讀
    技術(shù)分享:<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>仿真</b> - 入門

    Hyperlynx信號完整性仿真

    Hyperlynx信號完整性仿真性分析。
    發(fā)表于 04-07 13:59 ?149次下載
    Hyperlynx<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>仿真</b>

    信號完整性與電源完整性仿真

    信號完整性與電源完整性仿真(5V40A開關(guān)電源技術(shù)參數(shù))-信號完整性與電源
    發(fā)表于 09-29 12:11 ?92次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>的<b class='flag-5'>仿真</b>

    高速電路信號完整性分析與設(shè)計—信號完整性仿真

    高速電路信號完整性分析與設(shè)計—信號完整性仿真
    發(fā)表于 02-10 17:29 ?0次下載

    ADS在信號完整性和電源完整性仿真方面的應(yīng)用

    的工藝發(fā)展使得集成度越來越高,導(dǎo)致芯片上電流密度急速增加,使信號完整性的問題更加嚴重。因此非常有必要從整個系統(tǒng)設(shè)計開始就考慮信號完整性與電源完整性
    的頭像 發(fā)表于 08-30 09:13 ?8594次閱讀

    PCB級的信號完整性仿真.zip

    PCB級的信號完整性仿真
    發(fā)表于 12-30 09:20 ?15次下載