TMS570LS系列16/32位RISC閃存微控制器深度解析

在電子設(shè)計領(lǐng)域，微控制器扮演著至關(guān)重要的角色。今天我們要深入探討的是TMS570LS系列16/32位RISC閃存微控制器，雖然該系列產(chǎn)品已不推薦用于新設(shè)計，但它的諸多特性和技術(shù)細(xì)節(jié)仍值得我們學(xué)習(xí)和研究。

文件下載：S5LS10216ASZWTQQ1.pdf

一、產(chǎn)品概述

TMS570LS系列是高性能汽車級微控制器家族，專為安全關(guān)鍵應(yīng)用而設(shè)計。其安全架構(gòu)涵蓋了雙CPU鎖步運行、CPU和內(nèi)存內(nèi)置自測試（BIST）邏輯、閃存和數(shù)據(jù)SRAM的ECC糾錯、外設(shè)內(nèi)存的奇偶校驗以及外設(shè)IO的回環(huán)功能等，為系統(tǒng)的穩(wěn)定性和可靠性提供了堅實保障。

1.1 主要特性

高性能CPU

該系列集成了ARM? Cortex? - R4F浮點CPU，具備高效的1.6 DMIPS/MHz性能，8級流水線設(shè)計，還配備單/雙精度浮點單元和內(nèi)存保護(hù)單元（MPU），并擁有開放架構(gòu)，支持第三方開發(fā)。系統(tǒng)時鐘最高可達(dá)160 MHz，核心電源電壓為1.5 V，I/O電源電壓為3.3 V。

集成內(nèi)存

提供1M - Byte或2M - Byte帶ECC的閃存，以及128K - Byte或160K - Byte帶ECC的RAM，滿足不同應(yīng)用場景的存儲需求。

豐富的通信接口

包含F(xiàn)lexRay、CAN和LIN等多種通信接口，還有NHET定時器和2個12位ADC，以及外部內(nèi)存接口（EMIF），支持16位數(shù)據(jù)、22位地址和4個片選信號。

其他特性

具有常見的TMS470/570平臺架構(gòu)，內(nèi)存映射一致，還配備實時中斷（RTI）操作系統(tǒng)定時器、向量中斷模塊（VIM）、循環(huán)冗余校驗器（CRC）和直接內(nèi)存訪問（DMA）控制器等。

1.2 具體型號及配置

該系列包含TMS570LS20216、TMS570LS20206、TMS570LS10216、TMS570LS10206、TMS570LS10116和TMS570LS10106等型號，不同型號在速度、閃存大小、RAM大小、通信接口數(shù)量等方面存在差異。例如，TMS570LS20216和TMS570LS20206支持2MB閃存和160KB RAM，而TMS570LS10116和TMS570LS10106則為1MB閃存和128KB RAM。

二、內(nèi)存相關(guān)

2.1 內(nèi)存映射

不同型號的內(nèi)存映射有所不同，涵蓋了系統(tǒng)模塊、外設(shè)、CRC、EMIF、閃存和RAM等區(qū)域。例如，TMS570LS20216和TMS570LS20206的內(nèi)存映射中，閃存分為2MB的鏡像區(qū)域，RAM為160KB帶ECC。參數(shù)覆蓋內(nèi)存空間映射到EMIF CS0內(nèi)存空間的低4MB，使用POM時需通過軟件禁用ECC，否則會產(chǎn)生ECC錯誤。

2.2 閃存內(nèi)存

采用F035（130nm閃存工藝）的閃存是一種非易失性電可擦除可編程內(nèi)存，具有簡化編程和擦除功能的狀態(tài)機(jī)。2M - Byte閃存包含四個512K - Byte內(nèi)存陣列，共22個扇區(qū)；1M - Byte版本則只有前兩個512K - Byte銀行，共14個扇區(qū)。在流水線模式下，閃存可在最高160MHz的系統(tǒng)時鐘頻率下運行，每次可訪問128位數(shù)據(jù)，并為CPU提供兩個64位流水線字。

2.3 系統(tǒng)模塊分配

明確了循環(huán)冗余校驗（CRC）模塊、Cortex? - R4F CoreSight?調(diào)試模塊和系統(tǒng)模塊的內(nèi)存映射地址范圍，方便開發(fā)者進(jìn)行系統(tǒng)配置和調(diào)試。

2.4 外設(shè)選擇

詳細(xì)列出了外設(shè)模塊寄存器和外設(shè)內(nèi)存的內(nèi)存映射，包括MIBSPI、LIN、DCAN、FlexRay、MIBADC、GIO、NHET等模塊的地址范圍和選擇信息。

2.5 內(nèi)存自動初始化

該設(shè)備允許通過系統(tǒng)模塊中的內(nèi)存硬件初始化控制寄存器對部分片上內(nèi)存進(jìn)行初始化，以確保內(nèi)存陣列具有錯誤檢測能力并處于已知狀態(tài)。MSINENA寄存器用于選擇要初始化的內(nèi)存，不同內(nèi)存對應(yīng)不同的位映射。

2.6 PBIST RAM自測試

PBIST（可編程內(nèi)置自測試）架構(gòu)為設(shè)備的嵌入式RAM內(nèi)存提供了運行時可編程的內(nèi)存BIST引擎，可實現(xiàn)不同級別的測試覆蓋。該架構(gòu)由一個專門用于測試RAM內(nèi)存的小型CPU組成，包含控制和指令寄存器，可在多個不同大小或類型的內(nèi)存上運行相同的算法。

三、引腳分配與終端功能

3.1 引腳分配

提供了PGE QFP（144引腳）和ZWT BGA（337引腳）兩種封裝的引腳布局圖，方便開發(fā)者進(jìn)行硬件設(shè)計和布局。

3.2 終端功能

詳細(xì)描述了各個引腳的功能，包括高終端定時器（NHET）、通用輸入/輸出（GIO）、FlexRay控制器、CAN控制器、串行通信接口（SCI）/本地互連網(wǎng)絡(luò)（LIN）、多緩沖串行外設(shè)接口（MIBSPI）、多緩沖模數(shù)轉(zhuǎn)換器（MIBADC）、振蕩器（OSC）、系統(tǒng)模塊（SYS）、錯誤信號模塊（ESM）、閃存、RAM跟蹤端口模塊（RTP）、數(shù)據(jù)修改模塊（DMM）和外部內(nèi)存接口模塊（EMIF）等引腳的用途和特性。

四、復(fù)位/中止源

該設(shè)備的復(fù)位和中止情況由錯誤源、系統(tǒng)模式、錯誤響應(yīng)和對應(yīng)的錯誤信號模塊（ESM）通道決定。常見的錯誤源包括CPU事務(wù)、SRAM、閃存、DMA事務(wù)、DMM事務(wù)、AHB - AP事務(wù)、HET TU、NHET、MibSPI、MibADC、DCAN、PLL、時鐘監(jiān)控、CCM、FlexRay、VIM、電壓監(jiān)控和CPU自測試等，不同錯誤源會觸發(fā)不同的錯誤響應(yīng)和ESM通道。

五、外設(shè)功能

5.1 錯誤信號模塊（ESM）

用于通過中斷和外部ERROR引腳指示嚴(yán)重的設(shè)備故障，該模塊由三個錯誤組組成，每組有32個輸入。不同的錯誤源對應(yīng)不同的組和通道，可根據(jù)需要進(jìn)行配置。

5.2 直接內(nèi)存訪問（DMA）

支持?jǐn)?shù)據(jù)在設(shè)備內(nèi)存映射中的任意指定位置之間傳輸，可用于片上內(nèi)存和外設(shè)的數(shù)據(jù)傳輸。該控制器支持16個通道和32個請求線，每個DMA請求默認(rèn)分配到16個可用通道之一。

5.3 高端定時器傳輸單元（HET - TU）

是一個本地直接內(nèi)存訪問（DMA）模塊，專門用于將高端定時器（NHET）的數(shù)據(jù)傳輸?shù)紺PU數(shù)據(jù)SRAM或從CPU數(shù)據(jù)SRAM傳輸數(shù)據(jù)。HET軟件可控制哪些HET指令生成傳輸請求到傳輸單元，該單元支持8個通道。

5.4 向量中斷管理器（VIM）

為設(shè)備上的眾多中斷源提供硬件輔助，用于優(yōu)先級排序和控制。中斷請求可分配到64通道的VIM中，可將多個中斷源編程到同一VIM通道，實現(xiàn)通道共享。中斷請求可分為快速中斷請求（FIQ）和正常中斷請求（IRQ），VIM會根據(jù)通道順序?qū)χ袛噙M(jìn)行優(yōu)先級排序。

5.5 MIBADC事件觸發(fā)源

MibADC的三個轉(zhuǎn)換組可配置為事件觸發(fā)操作，每個組的觸發(fā)源和極性可單獨選擇，觸發(fā)源包括AD1EVT、NHET引腳、RTI比較等。

5.6 MIBSPI

多緩沖串行外設(shè)接口（MIBSPIs）具有可編程的緩沖內(nèi)存，可在無需CPU干預(yù)的情況下完成數(shù)據(jù)傳輸。緩沖區(qū)可組合成不同的傳輸組（TGs），可由外部事件（如I/O活動、定時器）或內(nèi)部滴答計數(shù)器觸發(fā)。每個MibSPI的緩沖區(qū)可與不同TG中的不同DMA通道關(guān)聯(lián)，實現(xiàn)數(shù)據(jù)在內(nèi)部內(nèi)存和外部從設(shè)備之間的高效傳輸。

5.7 ETM

設(shè)備包含一個ARM Cortex? - R4F外部跟蹤宏單元（ETM - R4），具有32位數(shù)據(jù)端口，連接到測試端口接口單元（TPIU）。ETM - R4符合CoreSight標(biāo)準(zhǔn)，支持“半速率時鐘”，時鐘源可選擇VCLK或外部ETMTRACECLKIN引腳。

5.8 調(diào)試掃描鏈

設(shè)備包含一個ICEPICK模塊，用于訪問調(diào)試掃描鏈。調(diào)試掃描鏈#0用于訪問CPU、ETM - R4、POM和TPIU，調(diào)試掃描鏈#1用于訪問Ram跟蹤端口（RTP）和數(shù)據(jù)修改模塊（DMM）。

5.9 CCM

微控制器有兩個Cortex - R4核心，其輸出信號在CCM - R4（核心比較模塊）中進(jìn)行比較。為避免共模影響，要比較的CPU信號會以不同方式延遲。應(yīng)用程序軟件必須確保在第一次函數(shù)調(diào)用或其他將CPU寄存器壓入堆棧的操作之前，兩個CPU的寄存器初始化為相同的值，以避免CCM - R4比較錯誤。

5.10 LPM

TMS570平臺設(shè)備支持多種低功耗模式，如Doze、Snooze和Sleep模式，開發(fā)者可根據(jù)實際需求權(quán)衡低功耗模式下的電流消耗、功能和喚醒時間。

5.11 電壓監(jiān)控

設(shè)備上實現(xiàn)了電壓監(jiān)控器，可消除在對核心和I/O電壓電源供電時的特定順序要求，降低在電源上電、斷電或欠壓期間內(nèi)存損壞或I/O引腳出現(xiàn)毛刺的風(fēng)險。當(dāng)檢測到I/O電源或核心電源電壓過低時，會觸發(fā)復(fù)位操作。電壓監(jiān)控器具有過濾短低電平毛刺、VCCIO電源噪聲和VCC電源噪聲的功能。

5.12 CRC

MCRC控制器用于執(zhí)行循環(huán)冗余校驗（CRC），以驗證內(nèi)存系統(tǒng)的完整性。該模塊可計算一組數(shù)據(jù)的簽名，并將計算結(jié)果與預(yù)定的良好簽名值進(jìn)行比較，支持四個通道并行對多個內(nèi)存進(jìn)行CRC計算，還可用于數(shù)據(jù)跟蹤模式。

5.13 系統(tǒng)模塊訪問

明確了系統(tǒng)模塊的訪問模式和訪問權(quán)限，不同模塊（如VIM、RTP、DMA、HTU、FTU）的訪問模式和所需的訪問權(quán)限不同。

5.14 調(diào)試ROM

調(diào)試ROM存儲了調(diào)試APB總線上組件的位置信息，方便開發(fā)者進(jìn)行調(diào)試和開發(fā)。

5.15 CPU自測試控制器：STC / LBIST

CPU自測試控制器（STC）使用確定性邏輯BIST（LBIST）控制器作為測試引擎來測試ARM CPU核心。STC可將完整的測試運行劃分為較小的獨立測試集（間隔），不同測試間隔的測試覆蓋率和執(zhí)行周期不同。為確保CPU自測試期間的時鐘速率合適，實現(xiàn)了STC時鐘分頻器，默認(rèn)值為“除1”。

六、設(shè)備寄存器

6.1 設(shè)備識別碼寄存器

用于識別設(shè)備的多個方面，包括硅版本。不同版本的設(shè)備識別碼寄存器值不同，如Rev 0為0x80206D05，Rev A為0x80206D0D。該寄存器的各個位具有不同的含義，可用于判斷設(shè)備的特性和配置。

6.2 芯片ID寄存器

由DIEIDL和DIEIDH兩個寄存器組成，形成一個64位的數(shù)字，包含設(shè)備的芯片批次號、晶圓號以及X、Y晶圓坐標(biāo)等信息，這些信息在設(shè)備初始測試過程中由TI編程寫入。

6.3 PLL寄存器

PLL（鎖相環(huán)）控制寄存器用于配置PLL1（F035 FMzPLL）和PLL2（F035 FPLL），不同寄存器有各自的默認(rèn)值和配置參數(shù)。

七、設(shè)備電氣規(guī)格

7.1 工作條件

規(guī)定了設(shè)備的絕對最大額定值和推薦工作條件，包括電源電壓范圍、輸入電壓范圍、輸入鉗位電流、工作溫度范圍等。例如，VCC的范圍為 - 0.3 V至2.1V，VCCIO、VCCAD和VCCP（閃存泵）的范圍為 - 0.3 V至4.1V。

7.2 電氣特性

詳細(xì)描述了設(shè)備在工作自由空氣溫度范圍內(nèi)的電氣特性，包括輸入滯后、輸入電壓、輸出電壓、輸入電流、輸出電流等參數(shù)。例如，輸入滯后參數(shù)Vhys的最小值為0.15V，高電平輸入電壓VIH的范圍為2V至VCCIO + 0.3V。

八、外設(shè)和電氣規(guī)格

8.1 時鐘

8.1.1 PLL和時鐘規(guī)格

規(guī)定了PLL電路的輸入時鐘頻率、周期時間、脈沖持續(xù)時間等參數(shù)，以及外部參考諧振器/晶體振蕩器時鐘選項。TI建議客戶將設(shè)備樣品提交給諧振器/晶體供應(yīng)商進(jìn)行驗證，以確定最佳的負(fù)載電容。

8.1.2 有效FMPLL設(shè)置

列出了不同OSC_IN頻率下的PLLCTL1、PLLCTL2設(shè)置，以及FMPLL輸出頻率、調(diào)制帶寬和調(diào)制深度等參數(shù)。

8.1.3 LPO和時鐘檢測

LPOCLKDET模塊由時鐘監(jiān)控器（CLKDET）和兩個低功耗振蕩器（LPO）組成，用于監(jiān)控外部時鐘信號。當(dāng)外部時鐘頻率超出頻率窗口時，時鐘檢測器會標(biāo)記該情況并切換到HF LPO時鐘（跛行模式）。

8.1.4 時鐘切換特性

規(guī)定了不同時鐘（如HCLK、GCLK、RCLK、RTICLK、VCLK等）的頻率范圍和切換特性，以及等待狀態(tài)的相關(guān)要求。

8.2 ECLK規(guī)格

規(guī)定了外部時鐘ECLK的脈沖持續(xù)時間等切換特性，以及相關(guān)的測試條件和參數(shù)。

8.3 RST和PORRST時序

詳細(xì)描述了PORRST和RST引腳的時序要求，包括電壓閾值、建立時間、保持時間和濾波時間等。在電源上電和斷電過程中，PORRST和RST引腳的狀態(tài)和時序?qū)υO(shè)備的正常運行至關(guān)重要。

8.4 TEST引腳時序

規(guī)定了TEST引腳的濾波時間，確保在特定時間范圍內(nèi)的脈沖能夠被正確處理。

8.5 DAP - JTAG掃描接口時序

規(guī)定了JTAG時鐘規(guī)格和相關(guān)的時序參數(shù)，如TCK頻率、RTCK頻率、延遲時間、建立時間和保持時間等。

8.6 輸出時序

描述了不同輸出引腳在不同負(fù)載電容下的上升時間和下降時間等切換特性。

8.7 輸入時序

規(guī)定了輸入引腳的最小脈沖寬度等時序要求。

8.8 閃存時序

詳細(xì)描述了閃存編程和擦除的時間要求，包括全字（32位）編程時間、2M - byte編程時間、ECC編程時間、扇區(qū)擦除時間和銀行擦除時間等。

8.9 SPI主模式時序參數(shù)

規(guī)定了SPI主模式下的外部時序參數(shù)，包括時鐘周期時間、脈沖持續(xù)時間、延遲時間、建立時間和保持時間等，不同時鐘相位（CLOCK PHASE = 0和CLOCK PHASE = 1）的參數(shù)有所不同。

8.10 SPI從模式時序參數(shù)

規(guī)定了SPI從模式下的外部時序參數(shù)，同樣包括時鐘周期時間、脈沖持續(xù)時間、延遲時間、建立時間和保持時間等，不同時鐘相位的參數(shù)也有所差異。

8.11 CAN控制器模式時序

描述了CANnTX和CANnRX引腳的延遲時間等動態(tài)特性。

8.12 SCI/LIN模式時序

在100MHz外設(shè)時鐘下，SCI的最大波特率可達(dá)3.125 Mbits/s。

8.13 FlexRay控制器模式時序

規(guī)定了FlexRay控制器的抖動時序參數(shù)，如時鐘抖動和信號對稱性、字節(jié)起始序列（BSS）到BSS的時間、平均時間和延遲差異等。

8.14 EMIF時序

詳細(xì)描述了EMIF讀寫模式的切換特性，包括讀寫周期時間、輸出建立時間、輸出保持時間、使能信號寬度等參數(shù)。

8.15 ETM時序

規(guī)定了ETMTRACECLK和ETMDATA的時序參數(shù)，包括時鐘頻率、周期、脈沖寬度、上升時間和下降時間等。

8.16 RTP時序

描述了RTPCLK、RTPDATA和RTPENABLE的時序參數(shù)，包括時鐘周期、脈沖寬度、數(shù)據(jù)建立時間和保持時間等。

8.17 DMM時序

規(guī)定了DMMCLK、DMMDATA和DMMENA的時序參數(shù)，包括時鐘周期、脈沖寬度、數(shù)據(jù)建立時間和保持時間等。

8.18 MibADC

8.18.1 MibADC特性

MibADC具有12位分辨率，保證單調(diào)輸出，輸出轉(zhuǎn)換代碼范圍為00h至FFFh。

8.18.2 推薦工作條件

規(guī)定了MibADC的高電壓參考源、低電壓參考源、模擬輸入電壓和模擬輸入鉗位電流等推薦工作條件。

8.18.3 工作特性

描述了MibADC在全推薦工作條件范圍內(nèi)的工作特性，包括模擬輸入多路復(fù)用器導(dǎo)通電阻、ADC采樣開關(guān)導(dǎo)通電阻、輸入多路復(fù)用器電容、ADC采樣電容、模擬輸入泄漏電流、ADREFHI輸入電流、轉(zhuǎn)換范圍、差分非線性誤差、積分非線性誤差和總誤差等參數(shù)。

8.18.4 輸入模型

提供了MibADC的輸入等效電路，幫助開發(fā)者理解其工作原理