采用Virtex-7 FPGA進(jìn)行DSP性能演示
ICHEC討論了FPGA對(duì)HPC應(yīng)用的適用性，并重點(diǎn)介紹了能夠利用特定FPGA上所有DSP的器件的最佳數(shù)據(jù)模式。
Virtex?-7 FPGA 針對(duì) 28nm 系統(tǒng)性能與集成進(jìn)行了優(yōu)化，可為您的設(shè)計(jì)帶來業(yè)界最佳的功耗性能比架構(gòu)、DSP 性能以及 I/O 帶寬。 該系列可用于 10G 至 100G 聯(lián)網(wǎng)、便攜式雷達(dá)以及 ASIC 原型設(shè)計(jì)等各種應(yīng)用。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
dsp
+關(guān)注
關(guān)注
559文章
8220瀏覽量
364309 -
FPGA
+關(guān)注
關(guān)注
1656文章
22308瀏覽量
630934 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133187
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
基于DSP與FPGA異構(gòu)架構(gòu)的高性能伺服控制系統(tǒng)設(shè)計(jì)
DSP+FPGA架構(gòu)在伺服控制模塊中的應(yīng)用，成功解決了高性能伺服系統(tǒng)對(duì)實(shí)時(shí)性、精度和復(fù)雜度的多重需求。通過合理的功能劃分，DSP專注于復(fù)雜算法和上層控制，FPGA處理高速硬件任務(wù)，兩者
DSP、FPGA之間SRIO通信的問題？
目前在使用DSP和FPGA之間通過SRIO的SWRITE事務(wù)完成雙向數(shù)據(jù)通信，大多數(shù)情況下都正常，但是在我不停的給DSP進(jìn)行燒寫程序時(shí)，會(huì)偶爾出錯(cuò)，
發(fā)表于 11-15 16:22
Altera Agilex 3 FPGA和SoC產(chǎn)品家族的性能分析
本文采用嚴(yán)謹(jǐn)?shù)幕鶞?zhǔn)測試方法，對(duì)全新推出的 Agilex 3 FPGA 和 SoC 產(chǎn)品家族進(jìn)行性能分析。該系列專為成本優(yōu)化型應(yīng)用設(shè)計(jì)，兼具高性能
FPGA+DSP/ARM架構(gòu)開發(fā)與應(yīng)用
自中高端FPGA技術(shù)成熟以來，FPGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無線通信、圖像處理、工業(yè)控制、儀器測量等。
【TES600G】青翼凌云科技基于JFM7K325T FPGA+FT-M6678 DSP的全國產(chǎn)化信號(hào)處理平臺(tái)
?產(chǎn)品概述TES600G是一款基于FPGA＋DSP協(xié)同處理架構(gòu)的通用高性能實(shí)時(shí)信號(hào)處理平臺(tái)，該平臺(tái)采用1片國防科大的銀河飛騰多核浮點(diǎn)/定點(diǎn)DSPFT-M6678作為主處理單元，采用1片
Texas Instruments ADC168M102REVM-PDK性能演示套件數(shù)據(jù)手冊(cè)
Texas Instruments ADC168M102REVM-PDK性能演示套件 (PDK) 用于評(píng)估16位、8通道1MSPS同步采樣模數(shù)轉(zhuǎn)換器 (ADC) ADC168M102R-SEP
迅為RK3576開發(fā)板NPU環(huán)境搭建和使用rknn-toolkit2功能演示連板推理
迅為RK3576開發(fā)板NPU環(huán)境搭建和使用rknn-toolkit2功能演示連板推理
中科億海微SoM模組——FPGA+DSP核心板
FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國產(chǎn)DSP開發(fā)的高性能核心板卡。對(duì)外接口采取郵票孔連接方式，可以極大提高信號(hào)傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡
迅為RK3576開發(fā)板NPU環(huán)境搭建和使用rknn-toolkit2功能演示模型轉(zhuǎn)換
迅為RK3576開發(fā)板NPU環(huán)境搭建和使用rknn-toolkit2功能演示模型轉(zhuǎn)換
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝，Ultrascale采用20nm的工藝，主要有2個(gè)系列：Kintex和Virtex
請(qǐng)問3通道同時(shí)數(shù)據(jù)采集，每通道200MHZ，計(jì)劃使用ADS4129，能不采用FPGA方案？直接通過DSP接收數(shù)據(jù)嗎？
如題。請(qǐng)問需要3通道同時(shí)數(shù)據(jù)采集，每通道200MHZ，計(jì)劃使用3片ADS4129或者ADS4128?？梢圆?b class='flag-5'>采用FPGA方案，直接通過DSP接收數(shù)據(jù)嗎？
研究了C665X系列DSP，U
發(fā)表于 01-23 08:35
當(dāng)DSP與FPGA通訊的時(shí)候，XZCS0、XZCS6、XZCS7會(huì)影響ADS8556的工作嗎？
您好，我想用3個(gè)ads8556和1個(gè)FPGA都通過TMS320F28335的XINTF接口與DSP相連，3個(gè)ads8556占用了XZCS0、XZCS6、XZCS7三個(gè)片選信號(hào)，DSP
發(fā)表于 12-20 07:30
高速圖像采集卡設(shè)計(jì)方案：204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信號(hào)處理板
板卡由我公司自主研發(fā)，基于VPX架構(gòu)，主體芯片為兩片 TI DSP TMS320C6678,兩片Virtex-6 XC6VLX240T-ff1156 FPGA，1個(gè)RapidIO Switch。
ADS1299EEG-FE EEG前端性能演示套件
電子發(fā)燒友網(wǎng)站提供《ADS1299EEG-FE EEG前端性能演示套件.pdf》資料免費(fèi)下載
發(fā)表于 12-18 17:27
?3次下載
如何用MCU MSP430F5342鏈接控制ADS1298ECG模擬前端性能演示套件？
RESP circuitry）
我希望用MCU MSP430F5342 鏈接控制“ADS1298ECG 模擬前端性能演示套件”，
請(qǐng)問1）.兩邊(MSP430F5342端， 和ADS1298ECG 端)如何相連？
2）. 必須使用兩個(gè)電源嗎？（因?yàn)閮蓚€(gè)開發(fā)板）
可以使用一個(gè)嗎？
發(fā)表于 12-18 07:26
工商網(wǎng)監(jiān)
評(píng)論