聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報(bào)投訴
-
嵌入式
+關(guān)注
關(guān)注
5208文章
20620瀏覽量
336718 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133635 -
IP
+關(guān)注
關(guān)注
5文章
1879瀏覽量
156660
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
破局異構(gòu):EtherNet/IP轉(zhuǎn)DeviceNet,基恩士視覺成就微小目標(biāo)檢測利器
破局異構(gòu):EtherNet/IP轉(zhuǎn)DeviceNet,基恩士視覺成就微小目標(biāo)檢測利器 在我負(fù)責(zé)的一個工業(yè)自動化項(xiàng)目中,需要實(shí)現(xiàn)有無檢測,用于判斷工件是否存在、缺料或漏裝。難點(diǎn)在于目標(biāo)極
HLS設(shè)計(jì)中的BRAM使用優(yōu)勢
HLS設(shè)計(jì)的IP可以直接使用BRAM,但Block Memory Generator和AXI BRAM Controller仍然在FPGA設(shè)計(jì)中發(fā)揮著重要作用。
探索Renesas VK - RA8M1 V2語音套件:開啟邊緣語音交互新旅程
探索Renesas VK - RA8M1 V2語音套件:開啟邊緣語音交互新旅程 引言 在當(dāng)今科技飛速發(fā)展的時(shí)代,邊緣語音用戶界面的應(yīng)用越來越廣泛。Renesas推出的VK - RA8M1 V2語音
思奧特智能視覺側(cè)發(fā)光與平行面光源在視覺檢測中的創(chuàng)新
在機(jī)器視覺檢測中,特殊應(yīng)用場景往往需要更加專業(yè)的光源解決方案。面對空間受限、透明材料檢測等挑戰(zhàn),思奧特智能科技推出的側(cè)發(fā)光面光源與平行面光源系列提供了創(chuàng)新的解決方案。 特殊檢測場景的挑
借助NVIDIA技術(shù)構(gòu)建實(shí)時(shí)視覺檢測工作流
構(gòu)建一套可靠的視覺檢測流程來實(shí)現(xiàn)缺陷檢測和質(zhì)量控制面臨諸多挑戰(zhàn),例如針對特定領(lǐng)域定制通用視覺 AI 模型、在算力受限的邊緣設(shè)備上優(yōu)化模型規(guī)模
工業(yè)視覺網(wǎng)關(guān):RK3576賦能多路檢測與邊緣AI
標(biāo)簽 + 位置標(biāo)注,打通 MES/ERP/追溯 流程。
三、典型落地場景· AOI自動光學(xué)檢測:多角度對比 + 邊緣AI判定,降低 DPMO,提升 FPY?!?工序/裝配監(jiān)控:對漏裝/錯裝/姿態(tài)異常進(jìn)行實(shí)時(shí)
發(fā)表于 10-16 17:56
機(jī)器視覺檢測PIN針
物理損傷)必須進(jìn)行極其精密的測量與核查。以往依賴人眼的檢測方式存在明顯短板:不僅作業(yè)速度慢、受人員狀態(tài)影響大(易疲勞導(dǎo)致誤判),而且在面對日益嚴(yán)苛的微米級精度標(biāo)準(zhǔn)時(shí)顯得力不從心。相比之下,基于機(jī)器視覺
發(fā)表于 09-26 15:09
AMD Kria KV260視覺AI入門套件更新升級
AMD Kria KV260 視覺 AI 入門套件于 2021 年 4 月首發(fā),使開發(fā)人員無需復(fù)雜的硬件設(shè)計(jì)知識即可構(gòu)建其智慧城市和工業(yè)應(yīng)用原型設(shè)計(jì)。除了硬件,KV260 視覺 AI 入門套件
【嘉楠堪智K230開發(fā)板試用體驗(yàn)】K230機(jī)器視覺相關(guān)功能體驗(yàn)
、畫十字交叉、寫字符等多種操作。具體使用方法參考官方教程機(jī)器學(xué)習(xí)-畫圖
圖像檢測
K230能夠使用MicroPython進(jìn)行邊緣檢測、線段檢測
發(fā)表于 07-08 17:25
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AMD
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的 Vitis HLS
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計(jì)中使用此
基于LockAI視覺識別模塊:C++輪廓檢測
方法,展示了如何通過邊緣檢測、直線檢測、圓檢測以及多邊形擬合等技術(shù)對攝像頭捕獲的視頻流進(jìn)行分析。同時(shí)使用傳統(tǒng)
發(fā)表于 05-22 10:05
使用iVeia視覺套件進(jìn)行Canny邊緣檢測HLS IP
評論