當(dāng)面對一個項(xiàng)目計劃時,你最后一次聽到“需要多長時間就花多長時間”或者“如果第一次不成功,不要擔(dān)心,你總能搞定的”這些話大概是什么時候的事?很可能從來就沒有過。隨著FPGA變得越來越強(qiáng)大,處理的任務(wù)范圍也越來越廣,縮短設(shè)計周期并且最小化風(fēng)險變得前所未有的重要。
Pentek公司作為一家商用現(xiàn)貨(COTS)FPGA的數(shù)據(jù)處理和采集產(chǎn)品制造商,通常是FPGA技術(shù)與最終用戶應(yīng)用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨(dú)特位置,其最終共同目標(biāo)是解決他們的最終需求。 Pentek已經(jīng)學(xué)到了很多關(guān)于如何縮短設(shè)計周期和最小化客戶風(fēng)險的知識。 以下是Pentek及其客戶發(fā)現(xiàn)的有價值的一系列策略。
1. 利用FPGA設(shè)計工具Pentek公司推出的每一款基于FPGA的產(chǎn)品交付時都附帶一整套功能包,作為IP來進(jìn)行安裝。盡管這些產(chǎn)品可以直接用來實(shí)現(xiàn)數(shù)據(jù)采集和處理的解決方案,但是大多數(shù)用戶都會安裝自己自定義的IP來進(jìn)行特定應(yīng)用的處理。Pentek公司推出的FPGA設(shè)計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產(chǎn)用的IP以及一些通用功能的IP庫,用戶在搭建自己設(shè)計時可以用到。這些IP集成模塊可以輕松的導(dǎo)入Xilinx Vivado設(shè)計工具,所有IP都支持AXI4協(xié)議并且可以無縫對接Xilinx提供的IP資源。這可以讓我們快速訪問整個設(shè)計,不用再去學(xué)習(xí)新的工具或者了解IP設(shè)計定義,從而節(jié)省了項(xiàng)目啟動時間。

圖1:利用Xilinx和Pentek向?qū)K組合開展的FPGA設(shè)計
2. 使用廠家提供的IP功能雖然每個用戶的設(shè)計都是不同的,但是所需的許多功能都是相似的,每一款硬件產(chǎn)品所提供的IP不僅支持硬件特性,比如A/D轉(zhuǎn)換板卡的數(shù)據(jù)采集或者D/A轉(zhuǎn)換板卡的波形發(fā)生器,而且還支持一些比較常見的高級功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產(chǎn)品支持以下功能庫:? 數(shù)據(jù)采集用于抓取和傳輸A/D數(shù)據(jù)? 波形生成,將數(shù)據(jù)傳輸給D/A或者讀取存儲在內(nèi)存中的波形數(shù)據(jù)? 用于雷達(dá)測試應(yīng)用的雷達(dá)啁啾聲和信號發(fā)生器? A/D校正功能? 100GigE UDP引擎? DMA引擎用于高速數(shù)據(jù)流設(shè)計
在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競爭的角度來看經(jīng)過測試的IP加速了產(chǎn)品開發(fā)并且降低了風(fēng)險。
3. 簡化從開發(fā)到部署的流程Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統(tǒng),包括了Zynq UltraScale+ RFSoC所需的所有電路設(shè)計。
圖2:Model 6001 QuartzXM RFSoC模塊化系統(tǒng)
這個設(shè)計背后的想法很簡單:解決模塊電路設(shè)計和PCB方面面臨的最大挑戰(zhàn),并且保證Zynq UltraScale+ RFSoC最佳的模擬和數(shù)字性能。當(dāng)這款模塊設(shè)計完成并且經(jīng)過驗(yàn)證,Pentek公司可以擴(kuò)展為各種接口形式的模塊,比如PCIe和3U VPX。
圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)
雖然以標(biāo)準(zhǔn)的形式提供這種設(shè)計非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標(biāo)準(zhǔn)形式應(yīng)用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣、機(jī)械和散熱設(shè)計指導(dǎo),讓客戶能夠?yàn)镼uartzXM設(shè)計自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經(jīng)過驗(yàn)證的Zynq UltraScale+ RFSoC平臺開始,專注于更簡單的承載板卡設(shè)計。此外它還提供了一套標(biāo)準(zhǔn)的、低成本的、易于操作的原型開發(fā)流程,用戶可以根據(jù)自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發(fā)模塊共用戶選擇。開發(fā)好應(yīng)用程序IP和軟件之后,在需要時可以通過設(shè)計定制的載板將解決方案部署到系統(tǒng)中,因?yàn)檫@兩個系統(tǒng)的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發(fā)移植到部署系統(tǒng)中,所以這些設(shè)計技術(shù)都大大降低了風(fēng)險,縮短了開發(fā)時間。
4. 提供工程師對工程師的支持方式,確保產(chǎn)品的成功即使提供最好的產(chǎn)品文檔也抵不上工程師對工程師的對話交流,這對于設(shè)計的整個周期可以最小化風(fēng)險同時節(jié)省時間。Pentek公司推出的所有產(chǎn)品都提供免費(fèi)的終身技術(shù)支持服務(wù),如果出現(xiàn)問題客戶可以隨時聯(lián)系到Pentek公司的工程師。
設(shè)計周期時間和降低風(fēng)險是整個項(xiàng)目過程中非常真實(shí)重要的一部分,盡管風(fēng)險永遠(yuǎn)是開發(fā)創(chuàng)新過程中固有的一部分,Pentek公司的態(tài)度是認(rèn)為降低風(fēng)險縮短設(shè)計周期與為客戶提供最高性能和創(chuàng)新產(chǎn)品是同等重要的事情。
-
FPGA
+關(guān)注
關(guān)注
1656文章
22305瀏覽量
630832 -
Xilinx
+關(guān)注
關(guān)注
73文章
2193瀏覽量
130071 -
Zynq-7000
+關(guān)注
關(guān)注
3文章
144瀏覽量
37886
原文標(biāo)題:借助Zynq UltraScale+ RFSoCs縮短設(shè)計周期同時最小化風(fēng)險
文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
利用DMA如何降低MCU功耗?
簡單認(rèn)識eSchema電路設(shè)計工具
智多晶EDA工具HqFpga軟件的主要重大進(jìn)展
PathFinder在FPGA中的角色與缺陷
如何通過API優(yōu)化電商庫存管理,減少缺貨風(fēng)險
智多晶FPGA設(shè)計工具HqFpga接入DeepSeek大模型
安森美WebDesigner+設(shè)計工具使用心得
如何減少dsp啟動時間?
VirtualLab Fusion應(yīng)用:使用1D-1D EPE的光波導(dǎo)布局設(shè)計工具
VirtualLab Fusion應(yīng)用:光導(dǎo)布局設(shè)計工具
使用IP核和開源庫減少FPGA設(shè)計周期
利用FPGA實(shí)現(xiàn)USB 2.0通信接口

利用FPGA設(shè)計工具減少設(shè)計周期時間和降低風(fēng)險
評論