JESD204B接口中的眼圖測量方法
該視頻將為觀眾介紹JESD204B接口中的眼圖測量。JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實現(xiàn) JESD204B物理層。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3836瀏覽量
111439 -
測量
+關(guān)注
關(guān)注
10文章
5711瀏覽量
116963 -
數(shù)據(jù)轉(zhuǎn)換器
+關(guān)注
關(guān)注
1文章
401瀏覽量
30750
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
AD9083：16通道、125 MHz帶寬JESD204B模數(shù)轉(zhuǎn)換器的全方位解析
AD9083：16通道、125 MHz帶寬JESD204B模數(shù)轉(zhuǎn)換器的全方位解析 在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）的性能直接影響著整個系統(tǒng)的精度和效率。AD9083作為一款16通道、125
AD9094：8位、1 GSPS、JESD204B四通道ADC的深度解析
AD9094：8位、1 GSPS、JESD204B四通道ADC的深度解析 在電子設(shè)計領(lǐng)域，ADC（模擬 - 數(shù)字轉(zhuǎn)換器）一直是信號處理系統(tǒng)中的關(guān)鍵組件。今天，我們來深入探討Analog
AD9528：高性能JESD204B/JESD204C時鐘發(fā)生器的深度解析
AD9528：高性能JESD204B/JESD204C時鐘發(fā)生器的深度解析 在電子設(shè)計領(lǐng)域，時鐘發(fā)生器對于系統(tǒng)的穩(wěn)定運行起著至關(guān)重要的作用。今天，我們就來深入探討一款功能強大的時鐘發(fā)生器
技術(shù)文章|高速DAC JESD204接口接收機物理層壓力測試（下）
，為大家詳細介紹了高速串行JESD204B/C/D標準、高速DAC接收機（RX）面臨的物理層測試挑戰(zhàn)等內(nèi)容，并結(jié)合SL3000系列誤碼儀的技術(shù)指標、功能指標等給出針
LMK04828 超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)手冊
LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
?LMK0482x系列超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)文檔總結(jié)
LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
LMK04610 超低噪聲和低功耗 JESD204B 兼容時鐘抖動清除器技術(shù)手冊
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器，支持 JESD204B。
LMK04616 超低噪聲低功耗JESD204B兼容時鐘抖動清除器總結(jié)
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器，支持 JESD204B。16 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 8 個 JESD204B 轉(zhuǎn)換器或其他邏輯器件。第 17 個輸出可配置為提供來自 PLL2 的信號或來自外部 VCXO 的副
?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時鐘調(diào)理器，支持 JESD204B。
PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個JESD204B轉(zhuǎn)換器或其他邏輯器件
LMK04832 超低噪聲、3.2 GHz、15 輸出、JESD204B 時鐘抖動清除器技術(shù)手冊
該LMK04832是一款超高性能時鐘調(diào)節(jié)器，支持 JEDEC JESD204B，還與 LMK0482x 系列器件引腳兼容。
PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個
?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時鐘抖動清除器總結(jié)
LMK04368-EP 是一款高性能時鐘調(diào)節(jié)器，支持 JEDEC JESD204B/C，適用于太空應用。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個
JESD204B生存指南
實用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置JESD204 phy IP核進行使用。
替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B
1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整數(shù)
發(fā)表于 05-08 15:57
一文詳解JESD204B高速接口協(xié)議
JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
評論