chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片里面有幾千萬的晶體管是怎么實現(xiàn)的

t1PS_TechSugar ? 來源:工程師李察 ? 2019-04-29 16:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

要想造個芯片, 首先, 你得畫出來一個長這樣的玩意兒給Foundry (外包的晶圓制造公司)

在 IC 設(shè)計中,邏輯合成這個步驟便是將確定無誤的 HDL code,放入電子設(shè)計自動化工具(EDA tool),讓電腦將 HDL code 轉(zhuǎn)換成邏輯電路,產(chǎn)生如下的電路圖。之后,反覆的確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改,直到功能正確為止。

控制單元合成后的結(jié)果

最后,將合成完的程式碼再放入另一套 EDA tool,進行電路布局與繞線(Place And Route)。在經(jīng)過不斷的檢測后,便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色,每種不同的顏色就代表著一張光罩。

完成電路布局與繞線的結(jié)果

然后Foundry是怎么做的呢?大體上分為以下幾步:

首先搞到一塊圓圓的硅晶圓, (就是一大塊晶體硅, 打磨的很光滑, 一般是圓的)

此處重新排版, 圖片按照生產(chǎn)步驟排列. 但是步驟總結(jié)單獨寫出.

1. 濕洗(用各種試劑保持硅晶圓表面沒有雜質(zhì))

2. 光刻(用紫外線透過蒙版照射硅晶圓, 被照到的地方就會容易被洗掉, 沒被照到的地方就保持原樣. 于是就可以在硅晶圓上面刻出想要的圖案. 注意, 此時還沒有加入雜質(zhì), 依然是一個硅晶圓. )

3. 離子注入(在硅晶圓不同的位置加入不同的雜質(zhì), 不同雜質(zhì)根據(jù)濃度/位置的不同就組成了場效應(yīng)管.)

4.1干蝕刻(之前用光刻出來的形狀有許多其實不是我們需要的,而是為了離子注入而蝕刻的. 現(xiàn)在就要用等離子體把他們洗掉, 或者是一些第一步光刻先不需要刻出來的結(jié)構(gòu), 這一步進行蝕刻).

4.2濕蝕刻(進一步洗掉, 但是用的是試劑, 所以叫濕蝕刻).

--- 以上步驟完成后, 場效應(yīng)管就已經(jīng)被做出來啦~ 但是以上步驟一般都不止做一次, 很可能需要反反復復的做, 以達到要求. ---

5 等離子沖洗(用較弱的等離子束轟擊整個芯片)

6 熱處理,其中又分為:

6.1 快速熱退火(就是瞬間把整個片子通過大功率燈啥的照到1200攝氏度以上, 然后慢慢地冷卻下來, 為了使得注入的離子能更好的被啟動以及熱氧化)6.2 退火6.3 熱氧化(制造出二氧化硅, 也即場效應(yīng)管的柵極(gate) )

7 化學氣相淀積(CVD), 進一步精細處理表面的各種物質(zhì)

8 物理氣相淀積(PVD), 類似, 而且可以給敏感部件加coating

9 分子束外延 (MBE)如果需要長單晶的話就需要這個..

10 電鍍處理

11 化學/機械 表面處理

然后芯片就差不多了,接下來還要:12 晶圓測試13 晶圓打磨

就可以出廠封裝了.

我們來一步步看:

1上面是氧化層, 下面是襯底(硅) -- 濕洗

2 一般來說, 先對整個襯底注入少量(10^10 ~ 10^13 / cm^3) 的P型物質(zhì)(最外層少一個電子), 作為襯底 -- 離子注入

3先加入Photo-resist, 保護住不想被蝕刻的地方 -- 光刻

4.上掩膜!(就是那個標注Cr的地方.中間空的表示沒有遮蓋,黑的表示遮住了.)-- 光刻

5 紫外線照上去... 下面被照得那一塊就被反應(yīng)了-- 光刻

6.撤去掩膜.-- 光刻

7 把暴露出來的氧化層洗掉, 露出硅層(就可以注入離子了)-- 光刻

8 把保護層撤去. 這樣就得到了一個準備注入的硅片. 這一步會反復在硅片上進行(幾十次甚至上百次). -- 光刻

9 然后光刻完畢后, 往里面狠狠地插入一塊少量(10^14 ~ 10^16 /cm^3) 注入的N型物質(zhì)就做成了一個N-well (N-井) -- 離子注入

10 用干蝕刻把需要P-well的地方也蝕刻出來. 也可以再次使用光刻刻出來. -- 干蝕刻

11 上圖將P-型半導體上部再次氧化出一層薄薄的二氧化硅. -- 熱處理

12 用分子束外延處理長出的一層多晶硅, 該層可導電 -- 分子束外延

13 進一步的蝕刻, 做出精細的結(jié)構(gòu). (在退火以及部分CVD) -- 重復3-8光刻 + 濕蝕刻

14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物質(zhì), 此時注意MOSFET已經(jīng)基本成型. -- 離子注入

15 用氣相積淀 形成的氮化物層 -- 化學氣相積淀

16 將氮化物蝕刻出溝道 -- 光刻 + 濕蝕刻

17 物理氣相積淀長出 金屬層 -- 物理氣相積淀

18 將多余金屬層蝕刻. 光刻 + 濕蝕刻

最開始那個芯片, 大小大約是1.5mm x 0.8mm

比如說我們要做一個100nm的門電路(90nmtechnology),那么實際上是這樣的:

這層掩膜是第一層, 大概是10倍左右的Die Size

有兩種方法制作:EmulsionMask和MetalMask

EmulsionMask:

這貨分辨率可以達到 2000line / mm (其實挺差勁的... 所以sub-micron ,也即um級別以下的 VLSI不用... )

制作方法:首先:需要在Rubylith(不會翻譯...)上面刻出一個比想要的掩膜大個20倍的形狀(大概是真正制作尺寸的200倍),這個形狀就可以用激光什么的刻出來,只需要微米級別的刻度.

然后:

給!它!照!相!,相片就是EmulsionMask!

如果要拍的"照片"太大, 也有分區(qū)域照的方法.

MetalMask:

制作過程:1.先做一個EmulsionMask,然后用EmulsionMask以及我之前提到的17-18步做MetalMask!瞬間有種Recursion的感覺有木有!!!

2.Electronbeam:

大概長這樣

制作的時候移動的是底下那層. 電子束不移動.就像打印機一樣把底下打一遍.

好處是精度特別高, 目前大多數(shù)高精度的(<100nm技術(shù))都用這個掩膜. 壞處是太慢...

做好掩膜后:Feature Size = k*lamda / NA

k一般是0.4, 跟制作過程有關(guān); lamda是所用光的波長; NA是從芯片看上去, 放大鏡的倍率.

以目前的技術(shù)水平, 這個公式已經(jīng)變了, 因為隨著Feature Size減小, 透鏡的厚度也是一個問題了

Feature Size = k * lamda / NA^2

恩.. 所以其實掩膜可以做的比芯片大一些. 至于具體制作方法, 一般是用高精度計算機探針 + 激光直接刻板. Photomask(掩膜) 的材料選擇一般也比硅晶片更加靈活, 可以采用很容易被激光汽化的材料進行制作.

今天突然發(fā)現(xiàn)我還忘了一個很重要的點!找了一圈知乎找到了!多謝

@又見山人

!!

浸沒式光刻

這個光刻的方法絕壁是個黑科技一般的點!直接把Lamda縮小了一個量級,Withnoextracost!你們說吼不吼啊!

FoodforThought:Wikipedia上面關(guān)于掩膜的版面給出了這樣一幅圖,假設(shè)用這樣的掩膜最后做出來會是什么形狀呢?

最終成型大概長這樣:

其中, 步驟1-15 屬于 前端處理 (FEOL), 也即如何做出場效應(yīng)管

步驟16-18(加上許許多多的重復)屬于后端處理(BEOL),后端處理主要是用來布線.最開始那個大芯片里面能看到的基本都是布線!一般一個高度集中的芯片上幾乎看不見底層的硅片,都會被布線遮擋住.

SOI(Silicon-on-Insulator)技術(shù):

傳統(tǒng)CMOS技術(shù)的缺陷在于:襯底的厚度會影響片上的寄生電容,間接導致芯片的性能下降.SOI技術(shù)主要是將源極/漏極和硅片襯底分開,以達到(部分)消除寄生電容的目的.

傳統(tǒng):

SOI:

制作方法主要有以下幾種(主要在于制作硅-二氧化硅-硅的結(jié)構(gòu), 之后的步驟跟傳統(tǒng)工藝基本一致.)

1.高溫氧化退火:

在硅表面離子注入一層氧離子層

等氧離子滲入硅層, 形成富氧層

高溫退火

成型.

或者是2.WaferBonding(用兩塊!)

不是要做夾心餅干一樣的結(jié)構(gòu)嗎?爺不差錢!來兩塊!

來兩塊!

對硅2進行表面氧化

對硅2進行氫離子注入

翻面

將氫離子層處理成氣泡層

切割掉多余部分

成型!+再利用

光刻

離子注入

微觀圖長這樣:

再次光刻+蝕刻

撤去保護, 中間那個就是Fin

門部位的多晶硅/高K介質(zhì)生長

門部位的氧化層生長

長成這樣

源極 漏極制作(光刻+ 離子注入)

初層金屬/多晶硅貼片

蝕刻+成型

物理氣相積淀長出表面金屬層(因為是三維結(jié)構(gòu), 所有連線要在上部連出)

機械打磨(對!不打磨會導致金屬層厚度不一致)

成型!

連線

我們通過一個Intel的視頻可以直觀的完整的回顧整個過程:

處理器的制造過程可以大致分為沙子原料(石英)、硅錠、晶圓、光刻(平版印刷)、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測試與切割、核心封裝、等級測試、包裝上市等諸多步驟,而且每一步里邊又包含更多細致的過程。

下邊就圖文結(jié)合,一步一步看看:

沙子:硅是地殼內(nèi)第二豐富的元素,而脫氧后的沙子(尤其是石英)最多包含25%的硅元素,以二氧化硅(SiO2)的形式存在,這也是半導體制造產(chǎn)業(yè)的基礎(chǔ)。

硅熔煉:12英寸/300毫米晶圓級,下同。通過多步凈化得到可用于半導體制造質(zhì)量的硅,學名電子級硅(EGS),平均每一百萬個硅原子中最多只有一個雜質(zhì)原子。此圖展示了是如何通過硅凈化熔煉得到大晶體的,最后得到的就是硅錠(Ingot)。

單晶硅錠:整體基本呈圓柱形,重約100千克,硅純度99.9999%。

第一階段的合影。

硅錠切割:橫向切割成圓形的單個硅片,也就是我們常說的晶圓(Wafer)。順便說,這下知道為什么晶圓都是圓形的了吧?

晶圓:切割出的晶圓經(jīng)過拋光后變得幾乎完美無瑕,表面甚至可以當鏡子。事實上,Intel自己并不生產(chǎn)這種晶圓,而是從第三方半導體企業(yè)那里直接購買成品,然后利用自己的生產(chǎn)線進一步加工,比如現(xiàn)在主流的45nm HKMG(高K金屬柵極)。值得一提的是,Intel公司創(chuàng)立之初使用的晶圓尺寸只有2英寸/50毫米。

第二階段合影。

光刻膠(Photo Resist):圖中藍色部分就是在晶圓旋轉(zhuǎn)過程中澆上去的光刻膠液體,類似制作傳統(tǒng)膠片的那種。晶圓旋轉(zhuǎn)可以讓光刻膠鋪的非常薄、非常平。

光刻:光刻膠層隨后透過掩模(Mask)被曝光在紫外線(UV)之下,變得可溶,期間發(fā)生的化學反應(yīng)類似按下機械相機快門那一刻膠片的變化。掩模上印著預先設(shè)計好的電路圖案,紫外線透過它照在光刻膠層上,就會形成微處理器的每一層電路圖案。一般來說,在晶圓上得到的電路圖案是掩模上圖案的四分之一。

光刻:由此進入50-200納米尺寸的晶體管級別。一塊晶圓上可以切割出數(shù)百個處理器,不過從這里開始把視野縮小到其中一個上,展示如何制作晶體管等部件。晶體管相當于開關(guān),控制著電流的方向?,F(xiàn)在的晶體管已經(jīng)如此之小,一個針頭上就能放下大約3000萬個。

第三階段合影。

溶解光刻膠:光刻過程中曝光在紫外線下的光刻膠被溶解掉,清除后留下的圖案和掩模上的一致。

蝕刻:使用化學物質(zhì)溶解掉暴露出來的晶圓部分,而剩下的光刻膠保護著不應(yīng)該蝕刻的部分。

清除光刻膠:蝕刻完成后,光刻膠的使命宣告完成,全部清除后就可以看到設(shè)計好的電路圖案。

第四階段合影。

光刻膠:再次澆上光刻膠(藍色部分),然后光刻,并洗掉曝光的部分,剩下的光刻膠還是用來保護不會離子注入的那部分材料。

離子注入(Ion Implantation):在真空系統(tǒng)中,用經(jīng)過加速的、要摻雜的原子的離子照射(注入)固體材料,從而在被注入的區(qū)域形成特殊的注入層,并改變這些區(qū)域的硅的導電性。經(jīng)過電場加速后,注入的離子流的速度可以超過30萬千米每小時。

清除光刻膠:離子注入完成后,光刻膠也被清除,而注入?yún)^(qū)域(綠色部分)也已摻雜,注入了不同的原子。注意這時候的綠色和之前已經(jīng)有所不同。

第五階段合影。

晶體管就緒:至此,晶體管已經(jīng)基本完成。在絕緣材(品紅色)上蝕刻出三個孔洞,并填充銅,以便和其它晶體管互連。

電鍍:在晶圓上電鍍一層硫酸銅,將銅離子沉淀到晶體管上。銅離子會從正極(陽極)走向負極(陰極)。

銅層:電鍍完成后,銅離子沉積在晶圓表面,形成一個薄薄的銅層。

第六階段合影。

拋光:將多余的銅拋光掉,也就是磨光晶圓表面。

金屬層:晶體管級別,六個晶體管的組合,大約500納米。在不同晶體管之間形成復合互連金屬層,具體布局取決于相應(yīng)處理器所需要的不同功能性。芯片表面看起來異常平滑,但事實上可能包含20多層復雜的電路,放大之后可以看到極其復雜的電路網(wǎng)絡(luò),形如未來派的多層高速公路系統(tǒng)。

第七階段合影。

晶圓測試:內(nèi)核級別,大約10毫米/0.5英寸。圖中是晶圓的局部,正在接受第一次功能性測試,使用參考電路圖案和每一塊芯片進行對比。

晶圓切片(Slicing):晶圓級別,300毫米/12英寸。將晶圓切割成塊,每一塊就是一個處理器的內(nèi)核(Die)。

丟棄瑕疵內(nèi)核:晶圓級別。測試過程中發(fā)現(xiàn)的有瑕疵的內(nèi)核被拋棄,留下完好的準備進入下一步。

第八階段合影。

單個內(nèi)核:內(nèi)核級別。從晶圓上切割下來的單個內(nèi)核,這里展示的是Core i7的核心。

封裝:封裝級別,20毫米/1英寸。襯底(基片)、內(nèi)核、散熱片堆疊在一起,就形成了我們看到的處理器的樣子。襯底(綠色)相當于一個底座,并為處理器內(nèi)核提供電氣與機械界面,便于與PC系統(tǒng)的其它部分交互。散熱片(銀色)就是負責內(nèi)核散熱的了。

處理器:至此就得到完整的處理器了(這里是一顆Core i7)。這種在世界上最干凈的房間里制造出來的最復雜的產(chǎn)品實際上是經(jīng)過數(shù)百個步驟得來的,這里只是展示了其中的一些關(guān)鍵步驟。

第九階段合影。

等級測試:最后一次測試,可以鑒別出每一顆處理器的關(guān)鍵特性,比如最高頻率、功耗、發(fā)熱量等,并決定處理器的等級,比如適合做成最高端的Core i7-975 Extreme,還是低端型號Core i7-920。

裝箱:根據(jù)等級測試結(jié)果將同樣級別的處理器放在一起裝運。

零售包裝:制造、測試完畢的處理器要么批量交付給OEM廠商,要么放在包裝盒里進入零售市場。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53614

    瀏覽量

    460097
  • 晶圓
    +關(guān)注

    關(guān)注

    53

    文章

    5353

    瀏覽量

    131799
  • 晶體管
    +關(guān)注

    關(guān)注

    78

    文章

    10299

    瀏覽量

    146620

原文標題:【科普】芯片里面有幾千萬的晶體管是怎么實現(xiàn)的?

文章出處:【微信號:TechSugar,微信公眾號:TechSugar】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    MUN5136數(shù)字晶體管技術(shù)解析與應(yīng)用指南

    onsemi MUN5136數(shù)字晶體管旨在取代單個器件及其外部電阻偏置網(wǎng)絡(luò)。這些數(shù)字晶體管包含一個晶體管和一個單片偏置網(wǎng)絡(luò),單片偏置網(wǎng)絡(luò)由兩個電阻器組成,一個是串聯(lián)基極電阻器,另一個是基極-發(fā)射極
    的頭像 發(fā)表于 11-24 16:27 ?506次閱讀
    MUN5136數(shù)字<b class='flag-5'>晶體管</b>技術(shù)解析與應(yīng)用指南

    電壓選擇晶體管應(yīng)用電路第二期

    電壓選擇晶體管應(yīng)用電路第二期 以前發(fā)表過關(guān)于電壓選擇晶體管的結(jié)構(gòu)和原理的文章,這一期我將介紹一下電壓選擇晶體管的用法。如圖所示: 當輸入電壓Vin等于電壓選擇晶體管QS的柵極控制電壓時
    發(fā)表于 11-17 07:42

    晶體管的定義,晶體管測量參數(shù)和參數(shù)測量儀器

    晶體管是一種以半導體材料為基礎(chǔ)的電子元件,具有檢波、整流、放大、開關(guān)、穩(wěn)壓和信號調(diào)制等多種功能?。其核心是通過控制輸入電流或電壓來調(diào)節(jié)輸出電流,實現(xiàn)信號放大或電路開關(guān)功能?。 基本定義 晶體管泛指
    的頭像 發(fā)表于 10-24 12:20 ?289次閱讀
    <b class='flag-5'>晶體管</b>的定義,<b class='flag-5'>晶體管</b>測量參數(shù)和參數(shù)測量儀器

    0.45-6.0 GHz 低噪聲晶體管 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()0.45-6.0 GHz 低噪聲晶體管相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有0.45-6.0 GHz 低噪聲晶體管的引腳圖、接線圖、封裝手冊、中文資料、英文資料,0.45-6.0
    發(fā)表于 09-18 18:33
    0.45-6.0 GHz 低噪聲<b class='flag-5'>晶體管</b> skyworksinc

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    ,有沒有一種簡單且有效的器件實現(xiàn)對電壓的選擇呢?本文將介紹一種電場型多值電壓選擇晶體管,之所以叫電壓型,是因為通過調(diào)控晶體管內(nèi)建電場大小來實現(xiàn)對電壓的選擇,原理是PN結(jié)有內(nèi)建電場,通過
    發(fā)表于 09-15 15:31

    晶體管架構(gòu)的演變過程

    芯片制程從微米級進入2納米時代,晶體管架構(gòu)經(jīng)歷了從 Planar FET 到 MBCFET的四次關(guān)鍵演變。這不僅僅是形狀的變化,更是一次次對物理極限的挑戰(zhàn)。從平面晶體管到MBCFET,每一次架構(gòu)演進到底解決了哪些物理瓶頸呢?
    的頭像 發(fā)表于 07-08 16:28 ?1939次閱讀
    <b class='flag-5'>晶體管</b>架構(gòu)的演變過程

    晶體管光耦的工作原理

    晶體管光耦(PhotoTransistorCoupler)是一種將發(fā)光器件和光敏器件組合在一起的半導體器件,用于實現(xiàn)電路之間的電氣隔離,同時傳遞信號或功率。晶體管光耦的工作原理基于光電效應(yīng)和半導體
    的頭像 發(fā)表于 06-20 15:15 ?666次閱讀
    <b class='flag-5'>晶體管</b>光耦的工作原理

    下一代高速芯片晶體管解制造問題解決了!

    先進的晶體管架構(gòu),是納米片晶體管(Nanosheet FET)的延伸和發(fā)展,主要用于實現(xiàn)更小的晶體管尺寸和更高的集成密度,以滿足未來半導體工藝中對微縮的需求。叉片
    發(fā)表于 06-20 10:40

    無結(jié)場效應(yīng)晶體管詳解

    當代所有的集成電路芯片都是由PN結(jié)或肖特基勢壘結(jié)所構(gòu)成:雙極結(jié)型晶體管(BJT)包含兩個背靠背的PN 結(jié),MOSFET也是如此。結(jié)型場效應(yīng)晶體管(JFET) 垂直于溝道方向有一個 PN結(jié),隧道穿透
    的頭像 發(fā)表于 05-16 17:32 ?1039次閱讀
    無結(jié)場效應(yīng)<b class='flag-5'>晶體管</b>詳解

    什么是晶體管?你了解多少?知道怎樣工作的嗎?

    晶體管(Transistor)是一種?半導體器件?,用于?放大電信號?、?控制電流?或作為?電子開關(guān)?。它是現(xiàn)代電子技術(shù)的核心元件,幾乎所有電子設(shè)備(從手機到超級計算機)都依賴晶體管實現(xiàn)功能。以下
    的頭像 發(fā)表于 05-16 10:02 ?3639次閱讀

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    ,有沒有一種簡單且有效的器件實現(xiàn)對電壓的選擇呢?本文將介紹一種電場型多值電壓選擇晶體管,之所以叫電壓型,是因為通過調(diào)控晶體管內(nèi)建電場大小來實現(xiàn)對電壓的選擇,原理是PN結(jié)有內(nèi)建電場,通過
    發(fā)表于 04-15 10:24

    晶體管電路設(shè)計(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計,源極跟隨器電路設(shè)計,F(xiàn)ET低頻功率放大器的設(shè)計與制作,柵極接地放大電路的設(shè)計,電流反饋型OP放大器的設(shè)計與制作,進晶體管
    發(fā)表于 04-14 17:24

    晶體管電路設(shè)計(下) [日 鈴木雅臣]

    本書主要介紹了晶體管,F(xiàn)ET和Ic,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計,源極跟隨電路的設(shè)計,F(xiàn)ET低頻功率放大器的設(shè)計和制作,柵極接地放大電路的設(shè)計,電流反饋行型op放大器的設(shè)計與制作
    發(fā)表于 03-07 13:55

    晶體管電路設(shè)計與制作

    這本書介紹了晶體管的基本特性,單電路的設(shè)計與制作, 雙管電路的設(shè)計與制作,3~5電路的設(shè)計與制作,6以上電路的設(shè)計與制作。書中具體內(nèi)容有:直流工作解析,交流工作解析,接地形式,單
    發(fā)表于 02-26 19:55