設計一個光耦電路是很簡單的，但是要實現(xiàn)一個可靠的，無故障的設計，還是需要考慮很多方面的。首先，原理圖設計會明確指出電源電壓為5.0V和3.3V，但是實際情況會有所偏差。需要了解的是偏差會有多大。假設電源偏差在±10%之內(nèi)，這意味著電壓可以低至4.5V和3.0V。

首先計算輸入電阻值，即R1。需要為發(fā)光二極管選擇一個合適的IF 。一般設置5mA作為一個安全值，這樣不會導致過載或者使發(fā)光二極管老化過快。

根據(jù)PS8902數(shù)據(jù)表，發(fā)射極的VF可高達1.85V。因為沒有設置IF=16mA,所以實際的VF值會比較小，但這里仍然采用1.85V是為了安全以及有足夠的余量。

可用于驅(qū)動發(fā)射極的電壓為電源電壓減去發(fā)射極正向電壓（VF），在這種情況下的VF假設為0，這樣就能足夠接近FET的驅(qū)動電壓。

(標準值)

發(fā)射極電流（5mA）通過電流傳輸比（CTR）耦合輸出。

數(shù)據(jù)表顯示，CTR可低至15%。

這表明5mA發(fā)射極電流可低至750μA。

CTR隨時間的推移而衰減。衰減幅度取決于使用環(huán)境以及驅(qū)動發(fā)射器的程度（本示例中，對其驅(qū)動程度不是很高）。保守估計，衰減幅度為每年2%。對于此示例，假設該設計的預期運行壽命為10年；則10年內(nèi)每年降低2%，會使輸出電流從750μA變?yōu)?10μA。

面對的挑戰(zhàn)是確保邏輯門識別ON狀態(tài)，這表示邏輯門電壓必須低于低VCC的30%或0.9V。

610μA電流通過R2，柵極輸入端需要小于0.9V的電壓，這需要在R2產(chǎn)生2.1V壓降。

在確定這個設計之前，先檢查一下。需要確保檢測晶體管中的漏電流，在R2上產(chǎn)生電壓壓降后，提供給柵極的電壓仍將被檢測為邏輯高電平。

流過R2的500nA只產(chǎn)生1.7mV的壓降，因此保持柵極電壓高于2.52V沒有問題。