MOS----MOS管驅(qū)動(dòng)電路

引言：MOS管開(kāi)關(guān)電路在分立設(shè)計(jì)里面應(yīng)用非常廣泛，包括邏輯控制，電源切換，負(fù)載開(kāi)關(guān)等，在一些電路巧妙設(shè)計(jì)上具有非常大的創(chuàng)新性。以下電路均以使用增強(qiáng)型MOS為示例。MOS驅(qū)動(dòng)電路的基本要求包括：對(duì)柵極施加足夠高于Vth的電壓的能力，以及對(duì)輸入電容進(jìn)行足夠充電的驅(qū)動(dòng)能力，本節(jié)介紹MOS的驅(qū)動(dòng)電路示例。

1. NMOS/PMOS的基本驅(qū)動(dòng)電路

如圖2-1所示，左邊為NMOS基本驅(qū)動(dòng)電路，右邊為PMOS基本驅(qū)動(dòng)電路，對(duì)于NMOS來(lái)說(shuō)，Ctrl In為低電平時(shí)，NMOS不導(dǎo)通，Ctrl In為高電平（高于Vth）時(shí)，NMOS導(dǎo)通。對(duì)于PMOS來(lái)說(shuō)，Ctrl In為低電平（VDD-Ctrl In

圖2-1：NMOS/PMOS基本驅(qū)動(dòng)電路

圖2-1中的R1并非是必要的電阻，當(dāng)沒(méi)有R1時(shí)，實(shí)際不影響MOS的導(dǎo)通與關(guān)閉，但是通常都會(huì)加上R1，作為一個(gè)偏置。對(duì)于NMOS，下拉R1到GND，當(dāng)Ctrl In腳從高電平到低電平時(shí)，柵極能夠被更快拉低，并且牢牢固定在GND，更可靠的關(guān)閉。對(duì)于PMOS，上拉R1到VDD，當(dāng)Ctrl In腳從低電平到高電平時(shí)，柵極能夠被更快拉高，并且牢牢固定在VDD，更可靠的關(guān)閉。

柵極偏置電阻R1是在Ctrl In端低電平時(shí)將柵極固定在GND（NMOS），避免額外的干擾浮動(dòng)，所以它的值取值比較自由，通常R1的選值在10K-100K，如果想提高輸入阻抗，可以將R1取的比較大（1M），推薦阻值10K，47K，100K。另外靜電效應(yīng)容易從柵極擊穿MOS，所以R1也有一定程度的靜電吸收保護(hù)作用。實(shí)際上偏置電阻R1是非必須的，但為了電路的魯棒性，要求都必須有。

2. NMOS/PMOS基本驅(qū)動(dòng)電路升級(jí)

我們知道MOSFET的柵極到源極充當(dāng)電容器（回顧：MOS-1：MOS的寄生模型）。電容器的工作原理是這樣的：當(dāng)電容器充電時(shí)，電流流過(guò)它，開(kāi)始很多，后來(lái)越來(lái)越少，當(dāng)電容器充滿(mǎn)電時(shí)，沒(méi)有電流流過(guò)它（參閱Capacitor-2：電容的充放電）。

當(dāng)你的MOS處于開(kāi)啟穩(wěn)態(tài)時(shí)，其柵源電容器已充滿(mǎn)電，所以沒(méi)有電流流過(guò)柵極。但是當(dāng)你的MOSFET處于被打開(kāi)的動(dòng)態(tài)過(guò)程中時(shí)，會(huì)有一個(gè)電流給這個(gè)柵源電容充電。因此在一小段時(shí)間內(nèi)，柵極Gate可能會(huì)有大量電流流動(dòng)。

為了確保這個(gè)短暫的電流對(duì)于器件來(lái)說(shuō)不會(huì)太高，如圖2-2所示需要在輸出引腳和MOSFET柵極之間串聯(lián)一個(gè)電阻器Rg（柵極串聯(lián)電阻）：通常1000Ω或者100Ω是一個(gè)足夠大的值。但這取決于你的電路。可以使用歐姆定律計(jì)算從電阻器獲得的最大電流：I=V/R，當(dāng)使用的電阻越高，MOSFET開(kāi)啟/關(guān)閉的速度就越慢，如果你想快速打開(kāi)和關(guān)閉輸出，Rg取值就要考慮減?。?.3Ω-10Ω）甚至取消。

圖2-2：帶Rg的MOS驅(qū)動(dòng)電路

圖2-3：不正確的Rg放置方式

如圖2-3所示，如果柵極電阻器Rg放置在下拉電阻器的左側(cè)，則會(huì)得到一個(gè)分壓器電路，該電路將降低柵極電壓，如果你選擇了一個(gè)至少比下拉電阻小100倍的柵極電阻，那么電壓的降低很小，可以忽略不計(jì)。但是如果它們的值更接近一點(diǎn)，則柵極上的電壓將低于Ctrl in電壓，影響MOS的開(kāi)啟，所以最佳位置Rg放置在R1的左邊。

3.選驅(qū)動(dòng)MOS管的考慮項(xiàng)

1：使用MOS時(shí)和JFET不同，漏極電流不受IDSS的限制，所以不需要過(guò)于在意漏極電流的設(shè)定值。

2：作為電路中使用的MOS，應(yīng)該選擇漏極-源極間電壓VDSS（最大額定值）大于VDD，柵-源電壓VGSS（最大額定值）大于VDD。

3：導(dǎo)通條件則是外部施加的VGS大于1.5倍VGSTH（稱(chēng)為過(guò)驅(qū)動(dòng)）。電路的直通電流小于MOS的漏極電流ID的最大額定值。耗盡型器件在VGS=0V時(shí)也有漏極電流流過(guò)，是正常導(dǎo)通器件，所以不太適合在開(kāi)關(guān)電路中使用。

圖2-4：NMOS驅(qū)動(dòng)等效

如圖2-4所示，建議負(fù)載R放在高側(cè)，避免負(fù)載產(chǎn)生顯著壓降（開(kāi)通時(shí)，S極電位接近VDD），影響GS的電平，導(dǎo)致NMOS開(kāi)啟關(guān)閉受影響，這在后面SCD系列里面會(huì)再次講到。

圖2-5：PMOS驅(qū)動(dòng)等效

如圖2-5所示，建議負(fù)載R放在低側(cè)，避免開(kāi)通時(shí)，S極電位接近于GND，那么G極就要施加負(fù)電壓，導(dǎo)致PMOS開(kāi)關(guān)出現(xiàn)問(wèn)題，這在后面SCD系列里面會(huì)再次講到。