一、電源完整性是指什么？

　　電源完整性通常指三個方面：

　　1、電源紋波及噪聲要滿足系統(tǒng)工作要求。

　　2、由于模擬電源要求的噪聲極小，所以必須通過一定手段濾除外界噪聲干擾。

　　3、電源系統(tǒng)要提供給芯片所需的額定電平，不能有太大偏離。

　　第1和第2點相似，都和電源噪聲有關。第3點要求電源在路徑上不能有太大的直流壓降。電源質量如果不滿足要求，往往導致PCB出現(xiàn)無規(guī)則的怪異行為，很難直接定位問題所在，往往需要很長時間才能找到故障原因。所以電源完整性問題必須引起足夠重視。

　　二、電源完整性的相關概念

　　電源完整性 （Power Integrity） ：是指系統(tǒng)供電電源在經過一定的傳輸網絡后在指定器件端口相對該器件對工作電源要求的符合程度。雖然電源完整性是討論電源供給的穩(wěn)定性問題，但由于地在實際系統(tǒng)中總是和電源密不可分的，通常把如何減少地平面的噪聲也做為電源完整性的一部分討論。

　　電源分配網絡：電源分配網絡的作用就是給系統(tǒng)內所有器件或芯片提供足夠的電源，并滿足系統(tǒng)對電源穩(wěn)定性的要求。

　　同步開關噪聲（Simultaneous Switch Noise，簡稱SSN）：是指當器件處于開關狀態(tài)，產生瞬間變化的電流（di/dt），在經過回流途徑上存在的電感時，形成交流壓降，從而引起噪聲，所以也稱為Δi噪聲。同步開關噪聲包括電子噪聲、地彈噪聲、回流噪聲、斷點噪聲等。它對電源完整性的影響表現(xiàn)為地彈和電源反彈。

　　地彈噪聲：它是同步開關噪聲對電源完整性影響的表現(xiàn)之一。是指芯片上的地參考電壓的跳動。當大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（0V）上產生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數(shù)目的增加均會導致地彈的增大。

　　三、電源完整性的起因

　　造成電源不穩(wěn)定的根源主要在于兩個方面：一是器件高速開關狀態(tài)下，瞬態(tài)的交變電流過大；二是電流回路存在電感。

　　從表面形式上來看又可以分為三類：同步開關噪聲（SSN），有時被稱為Δi噪聲，地彈（Ground bounce）現(xiàn)象也可歸于此類；非理想電源阻抗影響；諧振及邊緣效應。

　　電源完整性的作用是為系統(tǒng)所有的信號線提供完整的回流路徑。但是隨著科技的發(fā)展往往電源完整性得不到實現(xiàn)，其破壞電源完整性的主要因素只要有以下幾種：地彈噪聲太大，去耦電容設計不合理，回流影響嚴重，多電源、地平面的分割不當，地層設計不合理，電流分配不均勻，高頻的趨膚效應導致系統(tǒng)阻抗變化等等。

　　四、基于電源完整性考慮的設計分析

　　由上文可以了解到有很多因素可以破壞電源完整性。在此，通過分析電源電阻的設計，達到避免由于完整性遭到破換影響信號實現(xiàn)功能的目的。

　　電源噪聲的產生在很大程度上歸結于非理想的電源分配系統(tǒng)。電源分配系統(tǒng)的作用是給系統(tǒng)的每一個器件提供足夠的電源，使其滿足系統(tǒng)要求。電源之所以波動，本質原因就是電源平面存在阻抗，瞬間電流通過，將產生電壓降落和電壓擺動。正常情況下，電壓波動范圍不超過+/-5%.為了保證電源完整性，應該假定嗲預案噪聲，通過降低電源阻抗可達到目的，下面我們通過舉例來討論怎么降低電源阻抗。

　　例如，一個10v的電源，允許的波動范圍為5%，最大瞬間電流為1A，那么最大電源阻抗為：

　　然而，目前電路設計的趨勢是電壓變小，瞬時電流變大，從上面的公式可以看到，最大的電源阻抗呈現(xiàn)下降的趨勢，這就更加要求我們在電源完整性設計的過程中減小電源阻抗。

　　在設計電源阻抗的時候，我們不僅要計算直流阻抗（電阻），還要考慮高頻下的交流阻抗（主要是電感）。一般在時鐘的上升和下降沿，電源系統(tǒng)會產生瞬間的電流變化，用如下公式來表達受阻抗影響的電源電壓波動：

　　通過觀察公式，我們在設計過程中可以考慮通過如下措施達到降低電源的電阻和電感：

　　① 使用電阻率低的材料，比如銅；

　　② 用較厚、較粗的電源線，并盡可能減少長度；

　?、?降低接觸電阻；

　?、?減小電源內阻；

　?、?電源盡量靠近GND；

　?、藓侠硎褂萌ヱ铍娙?。