眾所周知，芯片設(shè)計是一項非常復(fù)雜的又困難的大算法工程，縱觀目前的硬件市場都是有少數(shù)廠商所把持。為了鼓勵新創(chuàng)公司和市場競爭，希望未來大學(xué)生從事硬件公司創(chuàng)業(yè)降低開發(fā)成本，美研究演算法加速器，只要將焦點放在特定應(yīng)用的演算法需求。

芯片設(shè)計的復(fù)雜性及日益高漲的成本形成硬件新創(chuàng)公司進入市場的阻礙，估計按芯片設(shè)計、軟件和制程的不同，一顆新芯片的成本可能高達1.2億美元，不僅不利市場競爭，也使硬件市場由少數(shù)廠商所把持。

根據(jù)報導(dǎo)，為了鼓勵新創(chuàng)公司和市場競爭，美國國防部高級研究計劃局（DARPA）和Semiconductor Research Corporation提供2，750萬美元研究經(jīng)費，希望將設(shè)計和制造過程大眾化，降低開發(fā)先進運算系統(tǒng)所需的成本、復(fù)雜性。其中一項為由密西根大學(xué)ADA中心（Center for Applications Driving Architectures）主導(dǎo)的計劃，該中心主任Valeria Bertacco教授表示，將開發(fā)一個隨插隨用的生態(tài)系統(tǒng)，鼓勵自動控制、機器人和機器學(xué)習(xí)相關(guān)的新運算想法。

Bertacco表示希望5年后可以看到剛畢業(yè)的大學(xué)生從事硬件公司創(chuàng)業(yè)，只要將焦點放在特定應(yīng)用的演算法需求，就可能打造出演算硬件架構(gòu)或可重復(fù)使用的高效運算區(qū)塊演算加速器。

Bertacco表示，與其針對應(yīng)用程式本身，設(shè)計將著重于底層演算法，專用硬件設(shè)計的每次運作效率將比通用芯片提升幾個數(shù)量級，這種特定用途的硬件設(shè)計目前已經(jīng)出現(xiàn)，但可能需要10年才會出現(xiàn)成熟且有效率的解決方案。

這種方法可以將抽象層級提高，使其高于時序和功耗優(yōu)化等深度技術(shù)芯片設(shè)計問題，從硬件的角度來看就是讓運算成為封裝問題，而非一個需要從頭解決的問題。較新的半導(dǎo)體工程和制造發(fā)展，例如使用矽中介層連結(jié)不同制程∕工作特性的裸晶并封裝在一起的2.5D技術(shù)將有助實現(xiàn)此種想法。

未來芯片公司可以生產(chǎn)現(xiàn)成的處理器核心和加速器，任何人都可購買中介層，利用芯片制造商的規(guī)模經(jīng)濟來從事設(shè)計，節(jié)省幾十萬甚至上百萬美元的成本。

Bertacco指出，對于不適用FPGA以及無法充分利用CPU效能的特殊領(lǐng)域，就適用這種將多個加速器卸載到調(diào)整編譯器的演算法方法。這個想法模糊了硬件和軟件的分界，希望在應(yīng)用層級進行思考，并考慮編譯器如何能自動利用特定加速器的應(yīng)用程式達到期望的效能。Bertacco表示，未來將由異質(zhì)多工處理器所定義，而應(yīng)用程式和編譯器定義的現(xiàn)有加速器也可以發(fā)揮作用。