一日，來了一個電源仿真項目，雷工像往常一樣熟練的打開了PCB文件，先是例行查板。不查不要緊，一查還真有問題，話不多說直接上圖：

?

定睛一看，這不就是一個普普通通的BGA嘛，能有啥問題，但我要告訴你截圖時同時打開了TOP面和BOT面，是不是就發(fā)現(xiàn)了問題了，是的，BOT面一個電容也沒有，電容全部擺放在BGA的周圍，這樣的話，小容值的去耦電容由于距離BGA電源pin過孔很遠，效果就會減弱甚至是沒有，對PDN阻抗的影響會比較大。雷工立馬反饋了修改意見，同時也想仿真一下，與理論相結合，仿真結果如下：

?

仿真結果與猜想一致，例如1uF這類小電容完全沒起作用，故其諧振點并未體現(xiàn)在PDN阻抗曲線上面。Layout工程師很快就將小電容修改到BAG下方，雷工拿到PCB文件再次導入仿真軟件進行驗證，結果卻令人大吃一驚，居然與前仿電容位于BGA管腳下方的結果有較大出入：

?

雷工心想，難道是之前仿真出錯了？隨即查看PCB，看能否找到原因，發(fā)現(xiàn)之前仿真的電容位置與實際PCB電容擺放的位置有細微的差異，對比圖如下：

?

由于是盲埋孔設計，雷工仿真時直接把焊盤放到了過孔上，實際電容布局卻引入了一小段3mil左右的走線，心想難道是這段走線引起的差異？？？

根據(jù)電容頻率公式：

實際電容的諧振頻率與電感L(此處L包括電容寄生電感以及回路電感)和容值有關， L越大，則諧振頻率越小。結合此處情況，就是電容PIN到過孔走線變長，引起回路電感變大，但這3mil的長度在整個回路當中占比很小，幾乎對諧振頻率無影響才對，反觀上述對比圖，明顯電容諧振點趨向高頻，與該處理論沖突，故雷工就放棄了這個猜想。

?

電容諧振點阻抗變小，莫非是電容模型的問題？繼續(xù)檢查仿真的工程文件，原來是因為更新導入PCB文件時，沒有保留原設置，導致1uF電容變成了理想電容，這樣就相當于沒有考慮電容本身寄生參數(shù)的影響，從而導致結果差異比較大，重新添加正確的電容模型，結果與之前仿真一致，雷工懸著的心終于落了地。

?

關于理想電容與實際電容可查閱上周高速先生文章孫工有做解釋：

?

性能逆天的這種電容，你見過嗎？

?

同時，雷工繼續(xù)用仿真軟件搭建理想電容與實際電容鏈路，進行簡單的對比驗證以加深印象：

?

結果對比圖如下：

?

仿真結果與理論相吻合。