隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展和計(jì)算機(jī)技術(shù)的普及，高速數(shù)據(jù)采集系統(tǒng)已應(yīng)用于越來(lái)越多的場(chǎng)合，如通信、雷達(dá)、生物醫(yī)學(xué)、機(jī)器人、語(yǔ)音和圖像處理等領(lǐng)域。本文介紹的數(shù)據(jù)采集處理系統(tǒng)采用CPLD控制ADS8364完成數(shù)據(jù)的A/D轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到FIFO中，再經(jīng)DSP進(jìn)行前端的數(shù)字信號(hào)處理后，通過(guò)USB總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析等。該系統(tǒng)完全可以滿足信號(hào)采集處理對(duì)高精度及實(shí)時(shí)性的要求。
　　1 系統(tǒng)原理
　　數(shù)據(jù)采集處理系統(tǒng)主要由前端信號(hào)調(diào)理電路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外圍電路組成。系統(tǒng)原理框圖如圖l所示。
　　
　　系統(tǒng)主要完成的任務(wù)為：DSP接收上位機(jī)通過(guò)USB總線發(fā)送的命令，完成系統(tǒng)工作參數(shù)的設(shè)置，并通過(guò)模擬地址／數(shù)據(jù)總線與CPLD進(jìn)行通信，向CPLD發(fā)送控制命令；對(duì)外部的多路模擬量輸入進(jìn)行信號(hào)調(diào)理，在CPLD控制下進(jìn)行單通道或多通道A/D轉(zhuǎn)換，將采集到的數(shù)據(jù)存儲(chǔ)在一片F(xiàn)IFO芯片中；當(dāng)FIFO中存儲(chǔ)的數(shù)據(jù)半滿時(shí)，對(duì)DSP產(chǎn)生一個(gè)中斷信號(hào)，DSP收到此中斷信號(hào) 后，取出FIFO中的部分?jǐn)?shù)據(jù)，進(jìn)行前端數(shù)字信號(hào)處理，將處理完畢的數(shù)據(jù)通過(guò)USB總線傳給上位機(jī)；上位機(jī)實(shí)現(xiàn)各種圖形界面操作和后端信號(hào)處理，對(duì)所采集的信號(hào)進(jìn)行分析。系統(tǒng)可對(duì)輸入的多路模擬信號(hào)進(jìn)行同步采樣，這就使得采集到的數(shù)據(jù)不僅含有模擬信號(hào)的幅度特性，同時(shí)還保持不同模擬信號(hào)之間的相位差異；采樣頻率可以預(yù)置，以適應(yīng)不同速率的采樣要求。
　　2 系統(tǒng)硬件
　　系統(tǒng)硬件包括信號(hào)調(diào)理模塊、A／D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊以及USB通信模塊。
　　2．1 信號(hào)調(diào)理模塊的設(shè)計(jì)
　　外部的多路模擬量輸入信號(hào)往往是微弱的傳感器信號(hào)，信號(hào)的幅值較小，為了方便且不失一般性，假定其幅值范圍為O~25mV。ADS8364待轉(zhuǎn)換的模擬輸入電壓范圍應(yīng)保持在AGND-0．3V和AVDD+O．3V之間。這里選用低功率變?cè)鲆?a target='_blank' class='arckwlink_none'>儀表放大器INAl29對(duì)模擬量輸入信號(hào)進(jìn)行調(diào)理放大，將其放大為0~5V之間。
　　INAl29是BURR-BROWM公司的一種小功率通用儀表放大器，具有優(yōu)異的精度和很寬的帶寬，在增益高達(dá)100時(shí)，帶寬達(dá)200kHz。它可用單一外部電阻器調(diào)節(jié)其增益，調(diào)節(jié)范圍為l~10000，其放大倍數(shù)計(jì)算公式為：