高速并行總線信號(hào)完整性測(cè)試技術(shù):隨著信號(hào)速度的顯著提高，信號(hào)完整性問(wèn)題已經(jīng)成為高速數(shù)字設(shè)計(jì)中的關(guān)鍵。本文介紹了一種新的信號(hào)完整性分析技術(shù)，通過(guò)集成邏輯分析儀和數(shù)字存儲(chǔ)示波器，將物理層模擬信號(hào)，數(shù)據(jù)層數(shù)字信號(hào)時(shí)間相關(guān)的聯(lián)合觀測(cè)，自動(dòng)測(cè)試多達(dá)408個(gè)并行總線眼圖，有效定位和分析高速總線中出現(xiàn)的故障問(wèn)題，排除由于信號(hào)完整性問(wèn)題導(dǎo)致的數(shù)字系統(tǒng)錯(cuò)誤。最后結(jié)合處理器和高速總線，給出了高速信號(hào)完整性分析實(shí)例。
關(guān)鍵詞：信號(hào)完整性；信號(hào)反射；串?dāng)_效應(yīng)；邏輯分析儀；iLink工具包
1. 引言
隨著電子技術(shù)飛速發(fā)展，處理器的速度越來(lái)越高，存儲(chǔ)器的吞吐量和總線速度也有明顯的提高。當(dāng)數(shù)字系統(tǒng)的時(shí)鐘頻率達(dá)到數(shù)百兆或更高時(shí)，每個(gè)設(shè)計(jì)細(xì)節(jié)都很重要，需要認(rèn)真考慮電路中的時(shí)鐘分布，信號(hào)路徑，殘樁引線，噪聲容限，阻抗和負(fù)載，傳輸線影響，功率分配等問(wèn)題。所有這些方面都會(huì)對(duì)高速數(shù)字系統(tǒng)中傳輸?shù)臄?shù)字信號(hào)完整性產(chǎn)生影響，信號(hào)完整性問(wèn)題已經(jīng)成為每一個(gè)高速數(shù)字系統(tǒng)設(shè)計(jì)人員必須面臨的問(wèn)題。傳統(tǒng)的信號(hào)完整性分析技術(shù)都是從信號(hào)的模擬參數(shù)特性來(lái)進(jìn)行分析。本文從信號(hào)完整性問(wèn)題的根源出發(fā)，將數(shù)據(jù)域和模擬域聯(lián)合觀測(cè)的方式進(jìn)行多通道總線的眼圖測(cè)試，進(jìn)而發(fā)現(xiàn)和分析數(shù)字系統(tǒng)中的信號(hào)完整性問(wèn)題，解決了傳統(tǒng)信號(hào)完整分析手段的不足。最后提供了一種高速數(shù)字系統(tǒng)集成調(diào)試和分析實(shí)例。

2. 高速數(shù)字系統(tǒng)的信號(hào)完整性問(wèn)題
在高速數(shù)字系統(tǒng)中，典型的信號(hào)完整性問(wèn)題包括以下幾部分：
1) 振幅問(wèn)題：振幅問(wèn)題包括減幅振蕩（震鈴效應(yīng)）、“下垂”脈沖（在脈沖開(kāi)始處的下降振幅）和“欠幅”脈沖（不能達(dá)到正常振幅）。
2) 邊沿畸變：畸變包括預(yù)過(guò)沖、過(guò)沖回?cái)[、過(guò)沖、震鈴效應(yīng)、緩慢的上升時(shí)間。邊沿畸變可能產(chǎn)生于高速電路板布局問(wèn)題，或是半導(dǎo)體器件的質(zhì)量問(wèn)題。
3) 信號(hào)反射：向外發(fā)出的信號(hào)會(huì)朝信號(hào)源頭方向彈回，并干擾隨后的脈沖。造成反射的原因有可能是端接和電路板布局問(wèn)題。
4) 接地跳動(dòng)：在電流需求大時(shí)可造成電路接地參考電平的偏移。接地跳動(dòng)由過(guò)流，電源或接地回路阻抗引起。
5) 串?dāng)_效應(yīng)：當(dāng)在電路板上出現(xiàn)并行的長(zhǎng)引線時(shí)，其信號(hào)可通過(guò)電容和電感的相互感應(yīng)而耦合，從而產(chǎn)生串?dāng)_。另外，快速邊沿中較高的電流可增加輻射電磁能，并隨之產(chǎn)生串?dāng)_。
6) 定時(shí)抖動(dòng)：當(dāng)數(shù)字信號(hào)在周期間包含有微小的邊沿位置變動(dòng)時(shí)，就會(huì)產(chǎn)生抖動(dòng)。這種抖動(dòng)將影響整個(gè)數(shù)位系統(tǒng)的定時(shí)準(zhǔn)確性和同步。