3.1 總線(xiàn)與接口概述
3.1.1 總線(xiàn)和接口及其標(biāo)準(zhǔn)的概念?
總線(xiàn)：是在模塊和模塊之間或設(shè)備與設(shè)備之間的一組進(jìn)行互連和傳輸信息的信號(hào)線(xiàn)，信息包括指令、數(shù)據(jù)和地址。??
總線(xiàn)標(biāo)準(zhǔn)
???? 指芯片之間、擴(kuò)展卡之間以及系統(tǒng)之間，通過(guò)總線(xiàn)進(jìn)行連接和傳輸信息時(shí)，應(yīng)該遵守的一些協(xié)議與規(guī)范。?
接口標(biāo)準(zhǔn)
??? 外設(shè)接口的規(guī)范，涉及接口信號(hào)線(xiàn)定義、信號(hào)傳輸速率、傳輸方向和拓?fù)浣Y(jié)構(gòu)，以及電氣特性和機(jī)械特性等多個(gè)方面。
3.1.2 總線(xiàn)的分類(lèi) 1) 按總線(xiàn)功能或信號(hào)類(lèi)型劃分為：
數(shù)據(jù)總線(xiàn)：雙向三態(tài)邏輯，線(xiàn)寬表示了總線(xiàn)數(shù)據(jù)傳輸?shù)哪芰Α?BR>地址總線(xiàn)：?jiǎn)蜗蛉龖B(tài)邏輯，線(xiàn)寬決定了系統(tǒng)的尋址能力。
控制總線(xiàn)：就某根來(lái)說(shuō)是單向或雙向?？刂瓶偩€(xiàn)最能體現(xiàn)總線(xiàn)特點(diǎn)，決定總線(xiàn)功能的強(qiáng)弱和適應(yīng)性。
2) 按總線(xiàn)的層次結(jié)構(gòu)分為：
CPU總線(xiàn)：微機(jī)系統(tǒng)中速度最快的總線(xiàn)，主要在CPU內(nèi)部，連接CPU內(nèi)部部件，在CPU周?chē)男》秶鷥?nèi)也分布該總線(xiàn)，提供系統(tǒng)原始的控制和命令。
局部總線(xiàn)：在系統(tǒng)總線(xiàn)和CPU總線(xiàn)之間的一級(jí)總線(xiàn)，提供CPU和主板器件之間以及CPU到高速外設(shè)之間的快速信息通道。
系統(tǒng)總線(xiàn)：也稱(chēng)為I/O總線(xiàn)，是傳統(tǒng)的通過(guò)總線(xiàn)擴(kuò)展卡連接外部設(shè)備的總線(xiàn)。由于速度慢，其功能已經(jīng)被局部總線(xiàn)替代。
通信總線(xiàn)：也稱(chēng)為外部總線(xiàn)，是微機(jī)與微機(jī)，微機(jī)與外設(shè)之間進(jìn)行通信的總線(xiàn)。
3.1.3 總線(xiàn)的主要性能參數(shù)1．總線(xiàn)頻率：MHz表示的工作頻率，是總線(xiàn)速率的一個(gè)重要參數(shù)。
2．總線(xiàn)寬度：指數(shù)據(jù)總線(xiàn)的位數(shù)。
3．總線(xiàn)的數(shù)據(jù)傳輸率
?? 總線(xiàn)的數(shù)據(jù)傳輸率=(總線(xiàn)寬度/8位)×總線(xiàn)頻率
例：PCI總線(xiàn)的總線(xiàn)頻率為33.3MHz，總線(xiàn)寬度為64位的情況下，總線(xiàn)數(shù)據(jù)傳輸率為266MB/s 。