本參考手冊面向應(yīng)用開發(fā)人員，提供有關(guān)使用 STM32F405xx/07xx、STM32F415xx/17xx、 STM32F42xxx 和 STM32F43xxx 微控制器存儲器與外設(shè)的完整信息。 STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 構(gòu)成一個微控制器系列，各產(chǎn)品具有不同的存儲器大小、封裝和外設(shè)。

　　文檔約定

　　在本文檔中，將具有 FPU 的 Cortex-M4 內(nèi)核稱為 Cortex-M4F。

　　詞匯表

　　本節(jié)簡要介紹本文檔中所用首字母縮略詞和縮寫詞的定義：

　　● 在本文檔中，將具有 FPU 的 Cortex-M4 內(nèi)核稱為 Cortex-M4F

　　● CPU 內(nèi)核集成了兩個調(diào)試端口：

　　— JTAG 調(diào)試端口 （JTAG-DP） 提供基于聯(lián)合測試工作組 （JTAG） 協(xié)議的 5 引腳標(biāo)準(zhǔn)接口。

　　— SWD 調(diào)試端口 （SWD-DP） 提供基于串行線調(diào)試 （SWD） 協(xié)議的 2 引腳（時鐘和數(shù)據(jù)）接口。

　　有關(guān) JTAG 和 SWD 協(xié)議的信息，請參見《Cortex-M4F 技術(shù)參考手冊》。

　　● 字：32 位數(shù)據(jù)/指令。

　　● 半字：16 位數(shù)據(jù)/指令。

　　● 字節(jié)：8 位數(shù)據(jù)。

　　● 雙字：64 位數(shù)據(jù)。

　　● IAP（在應(yīng)用中編程）：IAP 是指可以在用戶程序運(yùn)行期間對微控制器的 Flash 進(jìn)行重新編程。

　　● ICP（在線編程）：ICP 是指可以在器件安裝于用戶應(yīng)用電路板上時使用 JTAG 協(xié)議、 SWD 協(xié)議或自舉程序?qū)ξ⒖刂破鞯?Flash 進(jìn)行編程。

　　● I-Code：此總線用于將 CPU 內(nèi)核的指令總線連接到 Flash 指令接口。通過此總線可執(zhí)行預(yù)取操作。

　　● D-Code：此總線用于將 CPU 的 D-Code 總線（數(shù)據(jù)加載和調(diào)試訪問）連接到 Flash 數(shù)據(jù)接口。

　　● 選項字節(jié)：存儲于 Flash 中的產(chǎn)品配置位。

　　● OBL：選項字節(jié)加載器。

　　● AHB：高級高性能總線。

　　● CPU：指 Cortex-M4F 內(nèi)核。

　　存儲器和總線架構(gòu)

　　系統(tǒng)架構(gòu)

　　主系統(tǒng)由 32 位多層 AHB 總線矩陣構(gòu)成，可實現(xiàn)以下部分的互連：

　　● 八條主控總線：

　　— Cortex?-M4F 內(nèi)核 I 總線、D 總線和 S 總線

　　— DMA1 存儲器總線

　　— DMA2 存儲器總線

　　— DMA2 外設(shè)總線

　　— 以太網(wǎng) DMA 總線

　　— USB OTG HS DMA 總線

　　● 七條被控總線：

　　— 內(nèi)部 Flash ICode 總線

　　— 內(nèi)部 Flash DCode 總線

　　— 主要內(nèi)部 SRAM1 （112 KB）

　　— 輔助內(nèi)部 SRAM2 （16 KB）

　　— 輔助內(nèi)部 SRAM3 （64 KB）（僅適用于 STM32F42xxx 和 STM32F43xxx 器件）

　　— AHB1 外設(shè)（包括 AHB-APB 總線橋和 APB 外設(shè)）

　　— AHB2 外設(shè)

　　— FSMC

　　借助總線矩陣，可以實現(xiàn)主控總線到被控總線的訪問，這樣即使在多個高速外設(shè)同時運(yùn)行期間，系統(tǒng)也可以實現(xiàn)并發(fā)訪問和高效運(yùn)行。此架構(gòu)如圖 1 和圖 2 所示。

　　注意： 64 KB CCM（內(nèi)核耦合存儲器）數(shù)據(jù) RAM 不屬于總線矩陣（請參見圖 1：STM32F405xx/07xx 和 STM32F415xx/17xx 器件的系統(tǒng)架構(gòu)和圖 2：STM32F42xxx 和 STM32F43xxx 器件的系統(tǒng)架構(gòu)）。只能通過 CPU 對其進(jìn)行訪問。