Xilinx7系列FPGA包括四個(gè)FPGA系列，它們都是為最低功耗而設(shè)計(jì)的，以使一個(gè)通用設(shè)計(jì)能夠跨系列擴(kuò)展以獲得最佳的功率、性能和成本。斯巴達(dá)？7系列是7系列產(chǎn)品中密度最低、成本最低的入門級(jí)產(chǎn)品。Artix？7系列針對(duì)成本敏感、大容量應(yīng)用的每瓦最高性能和每瓦帶寬進(jìn)行了優(yōu)化。Kintex？7系列是一種創(chuàng)新的FPGA產(chǎn)品，針對(duì)最佳性價(jià)比進(jìn)行了優(yōu)化。Virtex？7系列針對(duì)最高的系統(tǒng)性能和容量進(jìn)行了優(yōu)化。本指南作為描述7系列FPGA可配置邏輯塊（CLB）的技術(shù)參考

　　通常，邏輯綜合在不需要系統(tǒng)設(shè)計(jì)者干預(yù)的情況下分配CLB資源。對(duì)于設(shè)計(jì)者來說，了解某些CLB細(xì)節(jié)是有利的，包括查找表（lut）的變化能力、進(jìn)位傳播的物理方向、可用觸發(fā)器的數(shù)量和分布以及非常有效的移位寄存器的可用性。本指南詳細(xì)描述了CLB的這些特性和其他特性。

　　7系列可配置邏輯塊（CLB）提供高級(jí)、高性能的FPGA邏輯：

　　?Real 6輸入查找表（LUT）技術(shù)

　　?雙LUT5（5輸入LUT）選項(xiàng)

　　?分布式內(nèi)存和移位寄存器邏輯功能

　　?算術(shù)函數(shù)專用高速進(jìn)位邏輯

　　?廣泛的多路復(fù)用器，有效利用

　　clb是實(shí)現(xiàn)時(shí)序電路和組合電路的主要邏輯資源。每個(gè)CLB元素都連接到一個(gè)交換矩陣以訪問通用路由矩陣（如圖1-1所示）。
?

　　7系列FPGA中的LUT可以配置為具有一個(gè)輸出的6輸入LUT，也可以配置為兩個(gè)5輸入LUT，具有單獨(dú)的輸出，但有共同的地址或邏輯輸入。每個(gè)5輸入LUT輸出可以選擇性地注冊(cè)在觸發(fā)器中。四個(gè)這樣的6輸入lut及其8個(gè)觸發(fā)器、多路復(fù)用器和算術(shù)進(jìn)位邏輯構(gòu)成一個(gè)片，兩個(gè)片構(gòu)成CLB。每片4個(gè)觸發(fā)器（每個(gè)LUT一個(gè)）可以選擇性地配置為鎖存器。在這種情況下，該片中剩余的四個(gè)觸發(fā)器必須保持未使用狀態(tài)。