01

　　Q：同步電路和異步電路的區(qū)別是什么？

　　同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。

　　異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步。

　　02

　　Q：什么是“線與”邏輯，要實現它，在硬件特性上有什么具體要求？

　　將兩個門電路的輸出端并聯以實現與邏輯的功能成為線與。在硬件上，要用 OC 門來實現，同時在輸出端口加一個上拉電阻。由于不用 OC 門可能使灌電流過大，而燒壞邏輯門。

　　03

　　Q：解釋 setup 和 hold time violation，畫圖說明，并說明解決辦法？

　　Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數據穩(wěn)定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T 時間到達芯片，這個 T 就是建立時間 -Setup time。如不滿足 setup time，這個數據就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數據才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數據穩(wěn)定不變的時間。如果 hold time 不夠，數據同樣不能被打入觸發(fā)器。建立時間（Setup Time）和保持時間（Hold time）。建立時間是指在時鐘邊沿前，數據信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數據信號需要保持不變的時間。如果數據信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。

?

　　04

　　Q：什么是競爭與冒險現象？怎樣判斷？如何消除？在組合邏輯中，由于門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。判斷方法：代數法、圖形法（是否有相切的卡諾圈）、表格法（真值表）。如果布爾式中有相反的信號則可能產生競爭和冒險現象。冒險分為偏“1”冒險和偏“0”冒險。解決方法：一是添加布爾式的消去項；二是在芯片外部加電容；三是加入選通信號。

　　05

　　Q：解釋 SRAM、SSRAM、SDRAM 三個名詞？ SRAM：靜態(tài)隨機存取存儲器（Static Random-Access Memory，SRAM）是隨機存取存儲器的一種。 SSRAM：Synchronous Static Random Access Memory 的縮寫，即同步靜態(tài)隨機存取存儲器。 SDRAM：同步動態(tài)隨機存取內存（synchronous dynamic random-access memory，簡稱 SDRAM）是有一個同步接口的動態(tài)隨機存取內存（DRAM）。 SSRAM 的所有訪問都在時鐘的上升 / 下降沿啟動。地址、數據輸入和其它控制信號均與時鐘信號相關。這一點與異步 SRAM 不同，異步 SRAM 的訪問獨立于時鐘，數據輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM 同步動態(tài)隨機存儲器。