多道脈沖幅度分析器是核探測(cè)儀器的重要

　　組成部分，它把探測(cè)器輸出的模擬信號(hào)轉(zhuǎn)換為

　　與其峰值成正比的數(shù)字信號(hào)［1］。傳統(tǒng)的多道

　　脈沖幅度分析器多以 8051 內(nèi)核單片機(jī)構(gòu)成譜

　　數(shù)據(jù)采集控制系統(tǒng)，其硬件電路較復(fù)雜，集成度

　　較低，整體功耗較大，不方便系統(tǒng)升級(jí); 另一方

　　面，8051 單片機(jī) CPU 的處理性能較弱，在核脈

　　沖高計(jì)數(shù)率情況下易產(chǎn)生漏計(jì)數(shù)的情況，影響

　　了核脈沖測(cè)量的實(shí)時(shí)性和準(zhǔn)確性

　　隨著現(xiàn)代電子技術(shù)的快速發(fā)展，更多新型

　　的低功耗、高集成度、高性能器件已被應(yīng)用于核

　　能譜采集系統(tǒng)中。32 位 Cortex － M3 ARM 嵌入

　　式微處理器具有高性能、低功耗的特性，并且提

　　供了大量的軟件參考庫(kù)，能有效降低軟件編程

　　和調(diào)試難度; 新一代 CPLD 芯片具有邏輯資源

　　豐富、低功耗、易調(diào)試等特點(diǎn)，ARM 處理器和

　　CPLD 器件均已被廣泛應(yīng)用于消費(fèi)電子產(chǎn)品和

　　網(wǎng)絡(luò)通信等諸多領(lǐng)域。它們的出現(xiàn)，也為核能

　　譜測(cè)量系統(tǒng)提高數(shù)據(jù)處理能力和系統(tǒng)集成度、

　　降低系統(tǒng)功耗提供了很好的解決方案。為此，

　　本設(shè) 計(jì) 以 基 于 Cortex － M3 內(nèi) 核 的 微 處 理 器

　　STM32F103ZE 和 MAX － II EPM570 CPLD 器件

　　為硬件平臺(tái)，使用 STM32F10x 標(biāo)準(zhǔn)外設(shè)庫(kù)，構(gòu)

　　成一種核脈沖數(shù)據(jù)采集實(shí)時(shí)性強(qiáng)、集成度高、功

　　耗低的多道脈沖幅度分析器。