資料介紹
高分辨率圖像實(shí)時(shí)處理在通信、醫(yī)學(xué)、軍事、航天航空、信息安全等領(lǐng)域有著廣泛的應(yīng)用和發(fā)展。在圖像實(shí)時(shí)處理的過(guò)程中,下層圖像預(yù)處理的數(shù)據(jù)量大,運(yùn)算簡(jiǎn)單,但是要求運(yùn)算速率高,可以用FPGA硬件來(lái)處理,上層所處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線(xiàn)束傳遞圖像。CMOS實(shí)際采集的是光線(xiàn)束的出端圖像,F(xiàn)PGA將CMOS采集的Bayer格式的圖像轉(zhuǎn)換為RGB格式的亮度信號(hào)。由于光纖出、入端結(jié)構(gòu)不同,需要DSP準(zhǔn)確每根光纖的中心位置,重新排序才能輸出正確的圖像信息。該系統(tǒng)充分發(fā)揮了FPGA和DSP各自的優(yōu)勢(shì),能更好地提高圖像處理的實(shí)時(shí)性,降低成本。

1Bayer圖像格式
CMOS圖像傳感器作為一種基礎(chǔ)器件可以實(shí)現(xiàn)信息的采集、轉(zhuǎn)換以及視覺(jué)功能的擴(kuò)展,并能直觀真實(shí)地給出可視圖像信息。系統(tǒng)中CMOS圖像傳感器輸出2 592x1 944x12 bit的Bayer格式的圖像(該格式的圖像本身就是數(shù)字信號(hào),因此無(wú)需對(duì)圖像進(jìn)行模數(shù)轉(zhuǎn)換),Bayer圖像格式如圖1所示。在圖l中,每個(gè)方格代表一個(gè)像素,并且只含有R、G、B中的一種顏色分量,奇數(shù)行由G、R像素交替構(gòu)成,偶數(shù)行由B、G像素交替進(jìn)行,其中G像素分量占所有像素的一半,R像素和G像素占另一半。因?yàn)镚像素分量是R、B像素分量的2倍,所以如果G像素分量采用好的插值方法,不僅可以提高G像素分量的質(zhì)量,也能提高R和B像素分量的質(zhì)量。由于TMS320DM642的video port capture接口的數(shù)據(jù)總線(xiàn)是8位或者16位(該系統(tǒng)采用了更適合DSP處理的8位數(shù)據(jù)),所以為了后續(xù)的DSP能夠更好的處理數(shù)據(jù)并減少DSP的運(yùn)算量,需要使用FPGA先將輸出的圖像數(shù)據(jù)取高8位,然后依據(jù)每個(gè)像素點(diǎn)與相鄰8個(gè)像素點(diǎn)之間的關(guān)系,使用雙線(xiàn)性插值法將Bayer圖像格式轉(zhuǎn)換成24位的RGB圖像格式和亮度信號(hào),然后將處理后的數(shù)據(jù)發(fā)送給DSP。
2圖像數(shù)據(jù)處理的工作原理
2.1Bayer圖像的格式轉(zhuǎn)換
雙線(xiàn)性插值法具有算法計(jì)算量少,算法結(jié)構(gòu)簡(jiǎn)單,易于實(shí)現(xiàn),占硬件資源少等優(yōu)點(diǎn),本系統(tǒng)中更適合FPGA實(shí)現(xiàn)。雙線(xiàn)性插值法的基本原理是將每個(gè)像素位置上缺少的另外兩種色彩分量通過(guò)該像素本身為中心的領(lǐng)域內(nèi)具有相同分量的像素平均獲得,即將每個(gè)像素的RGB分量都以該點(diǎn)像素為中心的3x3像素矩陣進(jìn)行線(xiàn)性插值而成。按照這種思路可以將圖像中的3x3矩陣分成4類(lèi),如表1所示。


1Bayer圖像格式
CMOS圖像傳感器作為一種基礎(chǔ)器件可以實(shí)現(xiàn)信息的采集、轉(zhuǎn)換以及視覺(jué)功能的擴(kuò)展,并能直觀真實(shí)地給出可視圖像信息。系統(tǒng)中CMOS圖像傳感器輸出2 592x1 944x12 bit的Bayer格式的圖像(該格式的圖像本身就是數(shù)字信號(hào),因此無(wú)需對(duì)圖像進(jìn)行模數(shù)轉(zhuǎn)換),Bayer圖像格式如圖1所示。在圖l中,每個(gè)方格代表一個(gè)像素,并且只含有R、G、B中的一種顏色分量,奇數(shù)行由G、R像素交替構(gòu)成,偶數(shù)行由B、G像素交替進(jìn)行,其中G像素分量占所有像素的一半,R像素和G像素占另一半。因?yàn)镚像素分量是R、B像素分量的2倍,所以如果G像素分量采用好的插值方法,不僅可以提高G像素分量的質(zhì)量,也能提高R和B像素分量的質(zhì)量。由于TMS320DM642的video port capture接口的數(shù)據(jù)總線(xiàn)是8位或者16位(該系統(tǒng)采用了更適合DSP處理的8位數(shù)據(jù)),所以為了后續(xù)的DSP能夠更好的處理數(shù)據(jù)并減少DSP的運(yùn)算量,需要使用FPGA先將輸出的圖像數(shù)據(jù)取高8位,然后依據(jù)每個(gè)像素點(diǎn)與相鄰8個(gè)像素點(diǎn)之間的關(guān)系,使用雙線(xiàn)性插值法將Bayer圖像格式轉(zhuǎn)換成24位的RGB圖像格式和亮度信號(hào),然后將處理后的數(shù)據(jù)發(fā)送給DSP。
2圖像數(shù)據(jù)處理的工作原理
2.1Bayer圖像的格式轉(zhuǎn)換
雙線(xiàn)性插值法具有算法計(jì)算量少,算法結(jié)構(gòu)簡(jiǎn)單,易于實(shí)現(xiàn),占硬件資源少等優(yōu)點(diǎn),本系統(tǒng)中更適合FPGA實(shí)現(xiàn)。雙線(xiàn)性插值法的基本原理是將每個(gè)像素位置上缺少的另外兩種色彩分量通過(guò)該像素本身為中心的領(lǐng)域內(nèi)具有相同分量的像素平均獲得,即將每個(gè)像素的RGB分量都以該點(diǎn)像素為中心的3x3像素矩陣進(jìn)行線(xiàn)性插值而成。按照這種思路可以將圖像中的3x3矩陣分成4類(lèi),如表1所示。

下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
- 如何使用FPGA和DSP實(shí)現(xiàn)CCD圖像相關(guān)處理系統(tǒng) 140次下載
- 如何使用FPGA和DSP實(shí)現(xiàn)高速CCD信號(hào)采集處理系統(tǒng)的設(shè)計(jì) 25次下載
- 基于FPGA+DSP的圖像處理系統(tǒng)解析 12次下載
- 基于DSP和FPGA的模塊化實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì) 9次下載
- 基于FPGA和DSP的高速圖像處理系統(tǒng) 20次下載
- 基于FPGA的視頻圖像處理系統(tǒng)設(shè)計(jì)_李蓮 22次下載
- 基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計(jì)_吳雷 2次下載
- 基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì) 9次下載
- 基于FPGA的玻璃缺陷圖像采集預(yù)處理系統(tǒng)設(shè)計(jì) 14次下載
- 基于DSP和FPGA架構(gòu)的嵌入式圖像處理系統(tǒng)設(shè)計(jì) 62次下載
- FPGA+DSP的紅外圖像數(shù)據(jù)采集與顯示 88次下載
- 基于DSP與雙目CMOS攝像頭的數(shù)字圖像處理系統(tǒng) 490次下載
- 基于ADSP21060和Virtex II的圖像處理系統(tǒng)設(shè)計(jì)
- 基于FPGA和DSP的光纖信號(hào)實(shí)時(shí)處理系統(tǒng)
- 基于MATLAB的信號(hào)處理系統(tǒng)與分析 1176次閱讀
- 基于OMAP5910雙核處理器實(shí)現(xiàn)實(shí)時(shí)圖像處理系統(tǒng)的應(yīng)用設(shè)計(jì) 2484次閱讀
- 以FPGA+DSP為核心架構(gòu)的實(shí)時(shí)三維圖像信息處理系統(tǒng)設(shè)計(jì) 1485次閱讀
- 基于FPGA和四端口存儲(chǔ)器的三DSP圖像處理系統(tǒng)詳解 1038次閱讀
- 以FPGA和TMS320DM642為核心的實(shí)時(shí)圖像采集和處理系統(tǒng)設(shè)計(jì)詳解 2863次閱讀
- 基于HD-SDI技術(shù)的高清圖像處理系統(tǒng)設(shè)計(jì) 2421次閱讀
- 基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì) 2182次閱讀
- 一種基于DSP+FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) 4949次閱讀
- 基于DSP+FPGA的實(shí)時(shí)圖像去霧增強(qiáng)系統(tǒng)設(shè)計(jì) 3790次閱讀
- 基于FPGA的視頻圖像處理系統(tǒng)的設(shè)計(jì) 4876次閱讀
- 基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)的設(shè)計(jì)方案分析 2466次閱讀
- 基于多DSP與FPGA的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì) 4288次閱讀
- 基于FPGA+DSP架構(gòu)視頻處理系統(tǒng)設(shè)計(jì) 1322次閱讀
- FPGA+DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn) 7762次閱讀
- 基于DSP的最小圖像采集處理系統(tǒng)設(shè)計(jì) 2441次閱讀
下載排行
本周
- 1PC3103 低功耗電流模式PWM控制器技術(shù)手冊(cè)
- 1.23 MB | 3次下載 | 免費(fèi)
- 2L7805CV TO-220三端穩(wěn)壓IC規(guī)格書(shū)
- 0.71 MB | 1次下載 | 免費(fèi)
- 3LoRa2021 全頻段無(wú)線(xiàn)通訊模塊規(guī)格書(shū)
- 814.22 KB | 1次下載 | 免費(fèi)
- 4L7812CV TO-220三端穩(wěn)壓IC規(guī)格書(shū)
- 1.35 MB | 次下載 | 免費(fèi)
- 5L7815CV TO-220三端穩(wěn)壓IC規(guī)格書(shū)
- 1.48 MB | 次下載 | 免費(fèi)
- 6N-12電子傾斜儀指南
- 0.24 MB | 次下載 | 10 積分
- 7基于CP500S掃描測(cè)頭的三坐標(biāo)測(cè)量系統(tǒng):復(fù)雜曲面零件解決方案
- 0.35 MB | 次下載 | 免費(fèi)
- 8STM32H747xI/G 英文數(shù)據(jù)手冊(cè)
- 5.09 MB | 次下載 | 免費(fèi)
本月
- 1PFC電路與BOOST電路設(shè)計(jì)實(shí)例分享
- 1.83 MB | 18次下載 | 4 積分
- 2電源測(cè)試報(bào)告-基于 國(guó)民技術(shù) N32L406 和杰華特 JW3376+3330 的 BMS 方案
- 6.47 MB | 17次下載 | 免費(fèi)
- 3世平基于靈動(dòng)微 SPIN560C 的低壓無(wú)刷電機(jī)應(yīng)用方案
- 10.93 MB | 11次下載 | 免費(fèi)
- 4900MHz全雙工無(wú)線(xiàn)發(fā)射器參考設(shè)計(jì)原理圖資料
- 0.40 MB | 6次下載 | 免費(fèi)
- 5PWM控制器的控制方法
- 0.39 MB | 3次下載 | 4 積分
- 6900MHz全雙工無(wú)線(xiàn)發(fā)射器參考設(shè)計(jì)
- 0.15 MB | 3次下載 | 1 積分
- 7美的電磁爐TM-S1-20B PN8124F+CHK S009資料圖
- 0.28 MB | 3次下載 | 10 積分
- 8FS313B USB 的 PD和QC 快充協(xié)議電壓誘騙控制器規(guī)格書(shū)
- 2.61 MB | 3次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935134次下載 | 10 積分
- 2開(kāi)源硬件-PMP21529.1-4 開(kāi)關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計(jì)
- 1.48MB | 420064次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233089次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191424次下載 | 10 積分
- 5十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183352次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81602次下載 | 10 積分
- 7Keil工具M(jìn)DK-Arm免費(fèi)下載
- 0.02 MB | 73819次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65991次下載 | 10 積分
電子發(fā)燒友App






創(chuàng)作
發(fā)文章
發(fā)帖
提問(wèn)
發(fā)資料
發(fā)視頻
上傳資料賺積分
評(píng)論