既然是介紹 JTAG 調(diào)試，還是讓我們從 IEEE 的 JTAG 調(diào)試標(biāo)準(zhǔn)開始吧。JTAG 是 JOINT

　　TEST ACTION GROUP 的簡(jiǎn)稱。IEEE 1149.1 標(biāo)準(zhǔn)就是由 JTAG 這個(gè)組織最初提出的，最終由

　　IEEE 批準(zhǔn)并且標(biāo)準(zhǔn)化的。所以，這個(gè) IEEE 1149.1 這個(gè)標(biāo)準(zhǔn)一般也俗稱 JTAG 調(diào)試標(biāo)準(zhǔn)。

　　接 下 來的這 一 部分， 主 要簡(jiǎn)單 的 介紹了 TAP （TEST ACCESS PORT） 和

　　BOUNDARY-SCAN ARCHITECTURE 的基本構(gòu)架。雖然不是很全面，但對(duì)了解 JTAG 的基本

　　原理來說，應(yīng)該是差不離了。如果希望更全面深入的了解 JTAG 的工作原理，可以參考 IEEE

　　1149.1 標(biāo)準(zhǔn)。

　　2-1 邊界掃描

　　在 JTAG 調(diào)試當(dāng)中，邊界掃描（Boundary-Scan）是一個(gè)很重要的概念。邊界掃描技術(shù)的

　　基本思想是在靠近芯片的輸入輸出管腳上增加一個(gè)移位寄存器單元。因?yàn)檫@些移位寄存器單

　　元都分布在芯片的邊界上（周圍），所以被稱為邊界掃描寄存器（Boundary-Scan Register Cell）。

　　當(dāng)芯片處于調(diào)試狀態(tài)的時(shí)候，這些邊界掃描寄存器可以將芯片和外圍的輸入輸出隔離開來。

　　通過這些邊界掃描寄存器單元，可以實(shí)現(xiàn)對(duì)芯片輸入輸出信號(hào)的觀察和控制。對(duì)于芯片的輸

　　入管腳，可以通過與之相連的邊界掃描寄存器單元把信號(hào)（數(shù)據(jù)）加載倒該管腳中去；對(duì)于

　　芯片的輸出管腳，也可以通過與之相連的邊界掃描寄存器“捕獲”（CAPTURE）該管腳上的

　　輸出信號(hào)。在正常的運(yùn)行狀態(tài)下，這些邊界掃描寄存器對(duì)芯片來說是透明的，所以正常的運(yùn)

　　行不會(huì)受到任何影響。這樣，邊界掃描寄存器提供了一個(gè)便捷的方式用以觀測(cè)和控制所需要

　　調(diào)試的芯片。另外，芯片輸入輸出管腳上的邊界掃描（移位）寄存器單元可以相互連接起來，

　　在芯片的周圍形成一個(gè)邊界掃描鏈（Boundary-Scan Chain）。一般的芯片都會(huì)提供幾條獨(dú)立的

　　邊界掃描鏈，用來實(shí)現(xiàn)完整的測(cè)試功能。邊界掃描鏈可以串行的輸入和輸出，通過相應(yīng)的時(shí)

　　鐘信號(hào)和控制信號(hào)，就可以方便的觀察和控制處在調(diào)試狀態(tài)下的芯片。