介紹信號在不同層傳播速度時，我們設定了一個限制條件。那就是在阻抗50Ω的情況下計算傳播速度： 難道阻抗還會對信號速度產(chǎn)生影響？ 沒錯，阻抗確實會對速度造成影響。 得出這個結論很簡單，使用SI9000就可以驗證。當阻抗控制分別為30、50、70的時候分別求解傳輸速度： 可以看見阻抗越高，信號傳播速度也就越快。對于此次我們計算的這個模型而言，阻抗70Ω時約為7mil/ps，阻抗30Ω時為6.5mil/ps。也就是在這種情況下如果存在1000mil長度的走線阻抗不相同，就會帶來約12ps折合近70mil的長度差異。依然是一個不小的差異。 在設計中比較常見的阻抗偏差主要存在于一些BGA器件走線需要以較細的線寬走出一段距離后才能恢復正常阻抗，那么在這段區(qū)域會存在阻抗偏高。 以及在多負載DDR中比較常見的容性負載補償，通常會降低主干道的阻抗，增加容性負載區(qū)域的阻抗。這些做法由于不能嚴格統(tǒng)一各個阻抗線的走線長度，因此一定程度上都會帶來延時上的一些差異。 到目前為止我們已經(jīng)從繞線方式、傳播速度、阻抗這三個方面來介紹了一些雖然看上去長度上等長了，但實際上并未等延時的情況。實際設計中會造成延時誤差的因素也遠不止這三個，篇幅的關系就不再展開。 在這些內(nèi)容中，計算出來的值動輒就是幾十幾百個MIL的長度差異，有些同學可能被嚇住了。會產(chǎn)生疑問：“照這個情況看，感覺自己如果按照延時來繞線，永遠也拉不完等長了” 也有一些同學覺得沒有什么意義：“這些我平常都沒去注意，可我的系統(tǒng)還不是運行得好好的，有什么意思呢？” 關于這兩個疑惑，會在下期內(nèi)容中給大家解釋，同時下期也將是我們關于科學繞等長的最后一期。 相關閱讀： 本文轉載自： PCB設計與信號完整性仿真（作者：十四歲的十四 ） 免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。 (mbbeetchina)