芯片對應(yīng)的英文單詞是 chip，仔細(xì)推敲，這個翻譯完全符合“信，達(dá)，雅”標(biāo)準(zhǔn)?！靶尽痹馐遣菽镜?a target='_blank' class='arckwlink_none'>中心部分，引申為事物的中心部分，“片”的意思是平而薄的物體，芯片組合在一起表示電路板上的重要元件 chip。電子技術(shù)分為模擬電路和數(shù)字電路，國內(nèi)模擬電路技術(shù)發(fā)展較早且很成熟，數(shù)字電路技術(shù)發(fā)展較晚，21 世紀(jì)以來，數(shù)字電路技術(shù)迅速發(fā)展，本文主要講數(shù)字電路技術(shù)的背景知識。關(guān)于信號可以分為物理信號，模擬信號，數(shù)字信號。人類可以感受到物理信號，例如能聽到聲音是聲波進(jìn)入耳朵（其實生物感知過程非常復(fù)雜，也涉及到電信號在細(xì)胞中傳遞，這里不深究），計算機(jī)只能處理電信號，物理信號通過傳感器可以變成電信號，這時的電信號是模擬信號，其信號大小隨時間連續(xù)變化，經(jīng)過 A/D 轉(zhuǎn)換器（Analog/Digital）就可以轉(zhuǎn)為數(shù)字信號。數(shù)字信號在計算機(jī)中被處理后，經(jīng)過 D/A 轉(zhuǎn)換器轉(zhuǎn)換為模擬信號，模擬信號經(jīng)過執(zhí)行器重新轉(zhuǎn)為物理信號，就可以被人類感知。 A/D 轉(zhuǎn)換器包括采樣（Sampling）和量化（Quantization），采樣是在時間上離散化，量化是在幅度上離散化，數(shù)字信號只取有限個值，再將有限個值轉(zhuǎn)化成二進(jìn)制，被計算機(jī)識別。學(xué)習(xí)數(shù)字電路之前需要復(fù)習(xí)下邏輯代數(shù)，也叫布爾代數(shù)。邏輯代數(shù)是一種用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法，由英國科學(xué)家喬治 。 布爾于 19 世紀(jì)中葉提出，邏輯代數(shù)擁有一整套運(yùn)算規(guī)則，包括公理，定理和定律。20 世紀(jì) 30 年代，MIT 的香農(nóng)在碩士畢業(yè)論文中將布爾代數(shù)應(yīng)用于數(shù)字電路領(lǐng)域，從而奠定了邏輯代數(shù)成為數(shù)字電路設(shè)計的理論基礎(chǔ)。

?

　　在邏輯代數(shù)中，最基本的三種運(yùn)算是與，或，非，就像普通代數(shù)運(yùn)算中的加，減，乘，除一樣。與：如果 A 和 B 都為真，則結(jié)果為真或：如果 A 和 B 其中任一為真，則結(jié)果為真非：如果輸入為真，那么輸出為假，反之亦然相對應(yīng)邏輯代數(shù)，數(shù)字電路中有三種基本門電路：與門，或門，非門。由于計算機(jī)只識別二進(jìn)制，在數(shù)字電路中我們只取 0，1，對于正邏輯體制，0 代表低電平，1 代表高電平，其中電壓在 0~1V 范圍稱為低電平，3~5V 范圍稱為高電平。數(shù)字電路的 1，0 對應(yīng)邏輯上的真與假，所以數(shù)字電路也叫做邏輯電路，可以使用邏輯代數(shù)對電路進(jìn)行設(shè)計，分析和優(yōu)化。數(shù)字電平對于模擬電平具備更大的噪聲容限，信號在傳輸過程中，不可避免會引入噪聲，對于模擬信號，如果引入噪聲，很難完全將噪聲消除，而對于數(shù)字信號，即使電壓偏差一點點，只要在 3~5V 之間，就可以認(rèn)為是 1，完全沒有失真。了解完背景知識，下面介紹一些理論知識。邏輯運(yùn)算：是通過一系列既定的邏輯規(guī)則，對一些邏輯命題進(jìn)行恒等變形的研究。基本邏輯：本質(zhì)上是布爾運(yùn)算的運(yùn)算符，可類比為算數(shù)運(yùn)算中的加減乘除等，它指示了對邏輯變量的運(yùn)算規(guī)則，有三種簡單邏輯，兩種特殊邏輯和若干復(fù)合邏輯。真值表：描述了對于所有可能的自變量取值，因變量的值的情況。它的存在是建立在布爾運(yùn)算中變量的可能值很少，可以窮舉的前提。邏輯圖：用示意圖的形式表示邏輯運(yùn)算關(guān)系，是抽象化的電路，直觀化的算式。邏輯運(yùn)算的優(yōu)先級是：非》與》或，無論邏輯自變量的定義域還是邏輯函數(shù)的值域都只能是 0 和 1，而不能是其他的取值。