由于曼徹斯特（MancheSTer）編碼具有傳輸時無直流分量，時鐘提取方便等特點，被廣泛地應(yīng)用于以太網(wǎng)、車輛總線、工業(yè)總線中?，F(xiàn)在工程上常用的曼徹斯特編譯碼芯片為HD-6408和HD-6409，但是這種芯片有一些不足。首先，該芯片在傳輸速率和每幀數(shù)據(jù)中的有效位數(shù)等方面都做了嚴格的限制。其次，使用該芯片需要增加額外的硬件電路，提高了系統(tǒng)成本。使用FPGA做曼徹斯特編譯碼成本高，而且開發(fā)周期長。本文提出了一種基于STM32F103RET6的編譯碼系統(tǒng)方案，利用了STM32F103RET6強大的定時器功能，采用靈活的編譯碼方式，傳輸速率和數(shù)據(jù)幀格式都可以根據(jù)需要完全自行定義。STM32F103RET6自帶DMA的功能使得數(shù)據(jù)編碼不再需要頻繁的定時中斷，提高了編碼速率，節(jié)約了CPU的資源。該設(shè)計方案實現(xiàn)方法簡單、穩(wěn)定、靈活，應(yīng)用范圍廣泛。
　　1 曼徹斯特碼
　　曼徹斯特編碼是一種自動同步的編碼方式即時鐘同步信號就隱藏在數(shù)據(jù)波形中。在曼徹斯特編碼中，每一位的中間有一跳變，位中間的跳變既作為時鐘信號，又作為數(shù)據(jù)信號。每個碼元均用兩個不同相位的電平信號表示，與用高、低電平表示的非歸零二進制碼相比，在連“0”或連“1”的情況下更易于提取同步時鐘信息。并且曼徹斯特碼傳輸時沒有直流分量，可以降低系統(tǒng)的功耗，且有很強的抗干擾能力。圖1所示是最常用的一種曼徹斯特編碼方法，當傳送信號為“1”時，曼徹斯特編碼由高電平跳變?yōu)榈碗娖剑蝗魝魉偷男畔椤?”，曼徹斯特由低電平跳變?yōu)楦唠娖剑谝粋€數(shù)據(jù)周期內(nèi)保持低電平無跳變則表示空閑。
　　
　　圖1 曼徹斯特編碼
　　2 STM32F103RET6的定時器與DMA簡介
　　控制器采用ST公司的STM32微處理器，STM32系列微處理器基于ARM Cortex-M3內(nèi)核，采用高效的哈佛結(jié)構(gòu)三級流水線，達到1.25DMIPS /MHz，這里我們選用增強型的STM32F103RET6.它具有如下特征：72 MHz系統(tǒng)時鐘頻率、512 KB閃存程序存儲器、64 KBSRAM、8個定時器、3個12位模數(shù)轉(zhuǎn)換器、1個數(shù)模轉(zhuǎn)換器，1個CAN接口、7通道DMA控制器，以及SPI、USART、I2C、I2S、USB接口等。該控制器具有豐富的外設(shè)和較強的抗干擾能力，很適用于工業(yè)現(xiàn)場控制。
　　STM32F103RET6有8個定時器，每個定時器由一個可編程預(yù)分頻的1 6位自動裝載計數(shù)器構(gòu)成，計數(shù)頻率高達72 MHz，它適用于多種場合包括輸入信號的脈沖長度（輸入捕獲）或者產(chǎn)生輸出波形（輸出比較或者PWM）。
　　STM32F103RET6支持DMA操作，DMA是在外沒和存儲器之間或者存儲器和存儲器之間的高速數(shù)據(jù)傳輸通道，通過DMA數(shù)據(jù)可以快速地移動而無需CPU的參與，這就節(jié)省了CPU的資源來做其他事情。本次設(shè)計便是利用計數(shù)器觸發(fā)DMA進行內(nèi)存與定時器的數(shù)據(jù)交換，比起中斷查詢的方式，提高了編碼的效率和穩(wěn)定性。
　　定時器的計數(shù)頻率最高為72 MHz，DMA傳輸速率為6 Mb/s，因此曼徹斯特編碼的速率可以很輕松的做到1 Mb/s，滿足高速編碼的需求。
　　3 系統(tǒng)實現(xiàn)方案
　　基于STM32F103RET6的曼徹斯特電壓、電流編譯碼系統(tǒng)框圖如圖2所示。該系統(tǒng)設(shè)計主要使用STM32F103RET6芯片的定時器加DMA功能來實現(xiàn)曼徹斯特的電壓編譯碼，對于電流編碼譯碼需要借助外圍的電壓與電流轉(zhuǎn)換電路來實現(xiàn)。
　　
　　圖2 　基于STM32F103RET6的曼徹斯特電壓、電流編譯碼系統(tǒng)框圖
　　3.1 電壓編碼
　　將定時器設(shè)置為輸出比較翻轉(zhuǎn)功能，申請一個緩存區(qū)，將要編碼的數(shù)據(jù)通過編碼算法轉(zhuǎn)換為翻轉(zhuǎn)匹配值放入此緩存區(qū)，如圖3所示的ABC DEF……計數(shù)值，編碼算法根據(jù)具體應(yīng)用中的編碼協(xié)議來編寫。啟動定時器后，計數(shù)器開始計數(shù)，當計數(shù)值與定時器比較寄存器的值匹配時，輸出引腳的電平進行翻轉(zhuǎn)并觸發(fā)DMA從緩存區(qū)來更新比較寄存器；每更新一次，DMA指向的內(nèi)存地址遞增1，指向下一次要更新到比較寄存器的數(shù)據(jù)，以此方式實現(xiàn)定時器根據(jù)緩存區(qū)的數(shù)據(jù)輸出對應(yīng)的編碼波形。編碼速率可通過修改定時器預(yù)分頻器和RCC時鐘控制器分頻器來進行調(diào)節(jié)。