CN0147 如果需要，可以增加調(diào)節(jié)器，以便在電源之間實(shí)現(xiàn)更好的隔離。此外，也可以利用一個(gè)ADF150調(diào)節(jié)器為ADF4350整個(gè)器件供電。不過此時(shí)應(yīng)當(dāng)小心，確保不要超過單個(gè)ADP150調(diào)節(jié)器的最大額定電流。如果選擇ADF4350的最低輸出功率設(shè)置，這種配置是可行的。 本電路筆記CN-0147使用EVAL-ADF4350EB1Z板來評(píng)估所述電路，能夠快速設(shè)置并進(jìn)行評(píng)估。EVAL-ADF4350EB1Z板使用標(biāo)準(zhǔn)ADF4350編程軟件，該軟件包含在評(píng)估板附帶的光盤上。 設(shè)備要求 帶USB端口的Windows? XP、Windows, Vista（32位）或Windows 7（32位）PC，EVAL-ADF4350EB1Z，ADF4350編程軟件，5.5 V電源，頻譜分析儀（例如Rhode&Schwartz FSUP26）。關(guān)于EVAL-ADF4350EB1Z評(píng)估板，請(qǐng)參見本電路筆記CN-0147、用戶指南UG-109和ADF4350數(shù)據(jù)手冊(cè)。 開始使用 本電路筆記CN-0147包含電路描述、原理圖和測(cè)試設(shè)置框圖。用戶指南UG-109詳細(xì)說明了EVALADF4350評(píng)估軟件的安裝和使用。UG-109還包含電路板設(shè)置說明和電路板原理圖、布局、物料清單。 功能框圖 本電路筆記CN-0147的圖3為所述測(cè)試設(shè)置的功能框圖。 設(shè)置與測(cè)試 設(shè)備設(shè)置就緒后，應(yīng)使用標(biāo)準(zhǔn)RF測(cè)試方法測(cè)量輸出信號(hào)的頻譜純度。 ADF4350是一款寬帶PLL和VCO，包括三個(gè)獨(dú)立的多頻段VCO。每個(gè)VCO大約覆蓋700 MHz的范圍（VCO之間有一些重疊）較低頻率由輸出分頻器產(chǎn)生。 VCO推壓的測(cè)量方法是將一個(gè)穩(wěn)定的直流調(diào)諧電壓施加于ADF4350 VTUNE引腳，然后改變電源電壓，測(cè)量頻率變化。推壓系數(shù)(P)等于頻率變化量除以電壓變化量，如表1所示。 表1：ADF4350 VCO推壓 VCO 頻率(MHz)? VTune (V)? VCO 推壓(MHz/V)? ?2200 ?2.5 ?0.73 ?3300 ?2.5 ?1.79 ?4400 ?2.5 ?5.99 在PLL系統(tǒng)中，如果VCO推壓較高，則意味著電源噪聲會(huì)降低VCO的相位噪聲性能；如果VCO推壓較低，則電源噪聲不會(huì)顯著降低相位噪聲性能。然而，對(duì)于高VCO推壓，高噪聲電源會(huì)對(duì)相位噪聲性能產(chǎn)生較大的影響。 實(shí)驗(yàn)顯示，推壓在4.4 GHz VCO輸出頻率時(shí)達(dá)到最大，因此我們比較了在該頻率時(shí)采用不同調(diào)節(jié)器的VCO性能。ADF4350的A版評(píng)估板使用 ADP3334LDO調(diào)節(jié)器。此調(diào)節(jié)器的積分均方根噪聲為27 μV（從10 Hz積分到100 kHz）。相比之下，EVAL-ADF4350EB1Z B版所用的ADP150只有9 μV。為了測(cè)量電源噪聲的影響，借助一個(gè)窄PLL環(huán)路帶寬(10 kHz)對(duì)VCO相位噪聲進(jìn)行更深入的探究。圖3為該設(shè)置的示意圖。 圖3. ADF4350測(cè)量設(shè)置 ? 欲了解關(guān)于輸出噪聲密度與頻率關(guān)系的更詳細(xì)分析，請(qǐng)參考ADP3334和ADP150的數(shù)據(jù)手冊(cè)。 圖4顯示，ADP3334調(diào)節(jié)器的噪聲譜密度在100 kHz偏移時(shí)為25 nV/√Hz。ADP150則為100 nV/√Hz（圖5）。 圖4. ADP3334輸出噪聲譜 ? 電源噪聲引起相位噪聲性能下降的計(jì)算公式如下：? 其中，L(LDO)是在頻率偏移fm時(shí)調(diào)節(jié)器對(duì)VCO相位噪聲的噪聲貢獻(xiàn)（dBc/Hz）；P為VCO推壓系數(shù)(Hz/V)；Sfm為給定頻率偏移下的噪聲譜密度(V/√Hz)；fm為測(cè)量噪聲譜密度所對(duì)應(yīng)的頻率偏移(Hz)。 圖5. ADP150輸出噪聲譜 ? 然后，電源的噪聲貢獻(xiàn)與VCO的噪聲貢獻(xiàn)（其本身利用極低噪聲電源進(jìn)行測(cè)量）以RSS方式求和，得出采用給定調(diào)節(jié)器時(shí)VCO輸出端的總噪聲。 這些噪聲以RSS方式求和，得出期望的VCO相位噪聲：? 本例選擇100 kHz的噪聲譜密度偏移，并使用6 MHz/V的推壓系數(shù)，帶理想電源的VCO噪聲取值?110 dBc/Hz。 表2. VCO噪聲的計(jì)算和測(cè)量 ADP3334 ADP150 調(diào)節(jié)器的噪聲貢獻(xiàn) (nV/√Hz) 150 25 調(diào)節(jié)器的噪聲貢獻(xiàn) (dBc/Hz) -104 -119.5 VCO輸出端的總計(jì)算噪聲 (dBc/Hz) -103 -109.5 100 kHz偏移時(shí)VCO噪聲測(cè)量結(jié)果 (dBc/Hz) -102.6 -108.5 圖6. 在4.4 GHz、采用ADP3334調(diào)節(jié)器時(shí)ADF4350的相位噪聲 ? 圖7. 在4.4 GHz、采用ADP150調(diào)節(jié)器時(shí)ADF4350的相位噪聲 ? 積分相位噪聲也從1.95°rms改進(jìn)為1.4°rms。測(cè)量結(jié)果與計(jì)算結(jié)果具有非常好的相關(guān)性，并且清楚地表明了ADP150與ADF4350配合使用的好處。 有關(guān)本電路筆記的完整設(shè)計(jì)支持包，請(qǐng)?jiān)L問http://www.analog.com/CN0147-DesignSupport。 CN0147 利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電，以降低相位噪聲 本電路利用低噪聲、低壓差(LDO)線性調(diào)節(jié)器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對(duì)電源噪聲較為敏感，因此，為實(shí)現(xiàn)最佳性能，建議使用超低噪聲調(diào)節(jié)器。 圖1所示電路使用完全集成的小數(shù)N分頻PLL和VCO ADF4350，它可產(chǎn)生137.5 MHz至4400 MHz范圍內(nèi)的頻率。ADF4350采用超低噪聲3.3 V ADP150調(diào)節(jié)器供電，以實(shí)現(xiàn)最佳LO相位噪聲性能。 圖1. 調(diào)節(jié)器ADP150與ADF4350相連（原理示意圖，未顯示所有連接和去耦） ? ADP150 LDO的積分均方根噪聲較低，僅為9 μV（10 Hz至100 kHz），有助于盡可能降低VCO相位噪聲并減少VCO推壓的影響（等效于電源抑制）。 圖2是評(píng)估板的照片，它利用ADP150 LDO為ADF4350供電。ADP150代表業(yè)界噪聲最低、封裝最小、成本最低的LDO，采用4引腳、0.8 mm x 0.8 mm、0.4 mm間距WLCSP封裝或方便的5引腳TSOT封裝。因此，在設(shè)計(jì)中加入ADP150對(duì)系統(tǒng)成本和電路板面積的影響極小，但卻能顯著改善相位噪聲性能。 圖2. 采用低噪聲調(diào)節(jié)器ADP150的評(píng)估板EVAL-ADF4350EB1Z B版 ? CN0147 CN0147 | circuit note and reference circuit info 利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電，以降低相位噪聲 | Analog Devices 本電路利用低噪聲、低壓差(LDO)線性調(diào)節(jié)器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對(duì)電源噪聲較為敏感，因此，為實(shí)現(xiàn)最佳性能，建議使用超低噪聲調(diào)節(jié)器。

圖1所示電路使用完全集成的小數(shù)N分頻PLL和VCO ADI