實際底層的RAM尺寸到底是多少呢？就是32x119嗎？

在ASIC設計中，我們使用FIFO或者RAM的時候經常會用到校驗位，例如奇偶校驗或者ECC（海明碼）校驗，當然，也有可能不使用任何校驗位。

2023-08-31 標簽：RAMASIC設計ECC 2.1k 0

基于FreeRTOS的STM32F103系統(tǒng)—隊列

在FreeRTOS中，隊列是實現(xiàn)任務之間同步、互斥和通信的一種重要方法（其他的實現(xiàn)方法有：任務通知、事件組、信號量、互斥量）。

2023-11-10 標簽：FreeRTOSSTM32F103ISR 2k 0

在UVM中component之間如何通信呢？

在簡單的測試平臺里，component之間通過變量或者config_db機制通信是可行的，但是如果在復雜測試平臺中依然使用這種耦合性很強的方式通信的話，...

2023-05-26 標簽：UVMTLMIMP 2k 0

寫assertion很痛苦？了解一下SVA Checker Library

請根據這段代碼寫一個assertion檢查 count 每次加5。

2023-08-12 標簽：VCSSVAFIFO存儲 2k 0

圖像流AXI-Stream生成BMP文件的實現(xiàn)思路

在實現(xiàn)上，由于bmp除去文件頭后也只是把圖像流數(shù)據按順序放而已

2023-06-27 標簽：仿真器計數(shù)器BMP 2k 0

基于MM32L0130的LPUART應用（2）

LPUART（Low power universal asynchronous receiver transmitter，低功耗通用異步收發(fā)器），相比標...

2023-06-02 標簽：寄存器異步收發(fā)器FIFO存儲 1.7k 0

同步FIFO設計（上）

FIFO，F(xiàn)irst In First Out，先入先出隊列，顧名思義，即第一個到達的數(shù)據也將會是第一個離開。

2023-06-05 標簽：寄存器RAMFIFO存儲 1.7k 0

N32L40XCL-STB開發(fā)板模塊評測任務大挑戰(zhàn)之UART

本文主要對通過RT-Thread Studio對國民技術開發(fā)板N32L40XCL-STB 進行UART外設配置，實現(xiàn)開發(fā)板串口功能。

2023-08-09 標簽：調試器PIN管FIFO存儲 1.7k 0

灰度圖像均值濾波算法的HDL實現(xiàn)介紹

首先要做的是最簡單的均值濾波算法。均值濾波是典型的線性濾波算法，它是指在圖像上對目標像素給一個模板，該模板包括了其周圍的臨近像素（以目標象素為中心的周圍...

2023-10-16 標簽：RAMHDL移位寄存器 1.7k 0

控制信號從慢時鐘域到快時鐘域快遞時會存在什么問題呢？

控制交互信號用于作為控制指示信號，比如當某個電路模塊有數(shù)據輸入端口data，但是電路不可能每個時鐘周期都對端口輸入的數(shù)據做處理，那一般上一級電路會同時給...

2023-06-21 標簽：RAM狀態(tài)機FIFO存儲 1.6k 0

verilog基礎知識介紹

組合邏輯：任何時刻電路的穩(wěn)定輸出，僅僅取決于該時刻各個輸入變量的取值。

2023-05-29 標簽：寄存器Verilog觸發(fā)器 1.5k 0

裸機中環(huán)形隊列與RTOS中消息隊列有何區(qū)別呢？

“環(huán)形隊列”和“消息隊列”在嵌入式領域有應用非常廣泛，相信有經驗的嵌入式軟件工程師對它們都不陌生。

2024-01-26 標簽：嵌入式RTOSFIFO存儲 1.5k 0

全志R128平臺SPI與DBI點屏性能大對比

支持BIT模式，用于3Wire場景，支持可編程0~32bits幀長度（僅支持Master模式，且不支持DMA和FIFO功能）

2023-11-13 標簽：RGBSPI接口FIFO存儲 1.5k 0

有方法能讓用戶空間的應用程序可以調優(yōu)內核中的并發(fā)控制嗎？

性能為王，系統(tǒng)的性能提升是每一個工程師的追求。目前，性能優(yōu)化主要集中在消除系統(tǒng)軟件堆棧中的低效率上或繞過高開銷的系統(tǒng)操作。

2023-06-13 標簽：加速器讀寫器FIFO存儲 1.5k 0