電路功能與優(yōu)勢(shì)

　　圖1所示PLL電路采用13 GHz小數(shù)N分頻頻率合成器、寬帶有源環(huán)路濾波器和VCO，5°以?xún)?nèi)的200 MHz跳頻相位建立時(shí)間短于5 μs。

　　采用帶寬為2.4 MHz的有源環(huán)路濾波器獲得該性能。由于ADF4159鑒頻鑒相器（PFD）最大頻率為110 MHz，并且AD8065運(yùn)算放大器具有145 MHz的高增益帶寬積，因此可獲得該寬帶寬環(huán)路濾波器性能。

　　有源濾波器中使用的AD8065運(yùn)算放大器能夠采用24 V電源電壓工作，允許控制調(diào)諧電壓為0 V至18 V的大多數(shù)寬帶VCO。

　　圖1. ADF4159、有源環(huán)路濾波器AD8065以及11.4 GHz至12.8 GHz VCO的功能框圖 （原理示意圖： 未顯示所有連接和去耦）

　　電路描述

　　在PLL和VCO頻率合成系統(tǒng)中，獲得低于5 μs的頻率和相位建立時(shí)間需極寬的環(huán)路帶寬。環(huán)路帶寬（LBW）定義控制環(huán)路的速度。更寬的LBW允許更快的建立時(shí)間，但會(huì)犧牲相位噪聲和雜散信號(hào)的衰減能力。圖1所示電路將ADF4159鎖定至12 GHz VCO （MACOM MAOC-009269）的RFOUT/2信號(hào)（~6 GHz）。然而，具有RFOUT/2信號(hào)且最高為24 GHz的VCO可配合ADF4159使用，因?yàn)樗С值淖罡逺F輸入為13 GHz。

　　ADF4159小數(shù)N分頻頻率合成器

　　在小數(shù)N分頻架構(gòu)PLL中，來(lái)自調(diào)制器（SDM）的噪聲在PFD頻率（fPFD）的一半處達(dá)到峰值。例如，如果小數(shù)N分頻PLL的PFD頻率為32 MHz，則未經(jīng)濾波的SDM噪聲在16 MHz處達(dá)到峰值。SDM噪聲使環(huán)路不穩(wěn)定，導(dǎo)致PLL無(wú)法鎖定。圖2顯示此條件下的仿真相位噪聲曲線。

　　圖2. 12 GHz輸出時(shí)的相位噪聲曲線（fPFD = 32 MHz，LBW = 2.4 MHz）

　　ADF4159的最大PFD頻率為110 MHz。這表示未經(jīng)濾波的SDM噪聲將在55 MHz處達(dá)到峰值。圖3顯示PFD頻率為110 MHz時(shí)的相位噪聲曲線。SDM噪聲出現(xiàn)在距離載波較大的偏移處，因此采用環(huán)路濾波器可將其濾除。

　　圖3. 12 GHz輸出時(shí)的相位噪聲曲線（fPFD = 110 MHz，LBW = 2.4 MHz）

　　ADF4159較高的最大PFD頻率同樣很重要，因?yàn)榻ㄗh將LBW保持在1/10 PFD頻率以下，以保證穩(wěn)定性。

　　ADF4159的最大RF輸入頻率為13 GHz。在該電路配置中，ADF4159實(shí)際上由VCO RFOUT/2信號(hào)驅(qū)動(dòng)。這表示當(dāng)VCO主要輸出12 GHz時(shí)，ADF4159實(shí)際上鎖定在6 GHz。

　　該配置意味著可以使用24 GHz VCO，從而12 GHz的RFOUT/2信號(hào)反饋回ADF4159。評(píng)估板的尺寸可支持各種32引腳5 mm × 5 mm LFCSP VCO。

　　ADF4159內(nèi)部電荷泵的電源電壓為3.3 V。然而，很多寬帶VCO要求具有最高18 V的調(diào)諧電壓。為了滿(mǎn)足這一要求，需要使用有源環(huán)路濾波器。有源濾波器將ADF4159的輸出調(diào)諧范圍與運(yùn)算放大器的增益相乘。更多詳情，請(qǐng)參見(jiàn)本電路筆記的AD8065部分。

　　ADF4159支持可編程電荷泵電流特性。該特性允許用戶(hù)輕松修改環(huán)路濾波器的動(dòng)態(tài)特性而無(wú)需改變物理元器件。在本電路的2.5 mA電荷泵電流下，LBW設(shè)計(jì)為2.4 MHz?？梢越档碗姾杀秒娏鳎瑥亩稍诓粚?duì)環(huán)路濾波器元件做出物理改變的情況下降低LBW。

　　該電路的ADIsimPLL仿真請(qǐng)參見(jiàn)CN0302設(shè)計(jì)支持包