今天來說一說運(yùn)放的偏置電流和失調(diào)電流，我們還是帶著問題看，先想想下面幾個問題：

1、為什么不同運(yùn)放的偏置電流差這么多？原因是什么？

2、運(yùn)放輸入端偏置電流方向是什么樣的呢？是可以流進(jìn)，也可以流出的嗎？

3、實(shí)際應(yīng)用中偏置電流是如何引起誤差的呢？

4、實(shí)際應(yīng)用中失調(diào)電流是如何引起誤差的呢？

5、電路設(shè)計(jì)時應(yīng)該如何考慮偏置電流和失調(diào)電流的影響呢？

要想回答上面這些問題，我們首先需要了解偏置電流和失調(diào)電流到底是怎么產(chǎn)生的。

偏置電流、失調(diào)電流是什么

我們前面說過，理想運(yùn)放的同相端和反相端的輸入電流為0，所以才有“虛斷”的說法，但是實(shí)際運(yùn)放的輸入管腳都會流入或流出少量的電流，并且經(jīng)常同相端的電流和反相端的電流還不相等。

我們?nèi)绻麑⒘魅胪喽说碾娏饔肐b+表示，流入反相端的電流用Ib-表示，那么放大器的輸入偏置電流Ib就是Ib+和Ib-的平均值，即Ib=(Ib+ + Ib-)/2。

可以看到，偏置電流就是同相和反相端電流的平均值，而失調(diào)電流，衡量的是2相電流之間的差異。

我們還是以前幾期的LM2904舉例子，如下圖：

圖中標(biāo)注IB就是LM2904的輸入偏置電流，典型值為-20nA，Ios為輸入失調(diào)電流，典型值為2nA。失調(diào)電流是偏置電流的十分之一，說明這個放大器同相端和反相端的電流還是比較接近的。

那么偏置電流是如何產(chǎn)生的呢？

偏置電流的來源

顯然，偏置電流取決于流入或流出放大器同相端和反相端電流的大小，這自然和放大器輸入級的構(gòu)造晶體管類型有莫大的關(guān)系。

我們知道，晶體管有好幾種，比如雙極性晶體管BJT，結(jié)型場效應(yīng)晶體管（JFET）和金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）。然后它們又分什么NPN，PNP，N溝通，P溝道，這樣算起來種類還是不少的。

就輸入阻抗而言，一般是MOSFET>JFET>BJT的，我是怎么記住這個的呢？我沒有刻意去記住，而是理解的方式，腦子里面回想下這幾個管子的結(jié)構(gòu)也就出來了，這里也分享一下。

大體是這樣的：

BJT三極管我們應(yīng)該都比較熟，其是電流驅(qū)動的，其放大的時候，要給它合適偏置，b和e之間是有正向電壓的，是一個有正向壓降的PN結(jié)，處于放大區(qū)的時候里面是有電流流動的。

JFET分立管子用得非常少，我到目前還沒用過這個，但是教材上都有這個器件的結(jié)構(gòu)，集成運(yùn)放也是有這種結(jié)構(gòu)的，其工作的時候，輸入端也可以理解為一個PN結(jié)，不過是反偏的（通過反偏控制耗盡區(qū)的厚度來控制導(dǎo)電溝道的寬度），也就是說電流很小。但是我們知道施加反向電壓的PN結(jié)也是會漏電的，就像我們用的二極管，也會有漏電流這個參數(shù)。顯然，這個電流要一般比三極管的輸入電流Ibe要小，那么其直流輸入阻抗也就比其要小。

MOSFET我們用得比較多，其柵極與襯底極是二氧化硅絕緣體，既然稱為絕緣體，那阻抗就是非常大了，基本沒有電流，因此，它的直流輸入阻抗是最高的。

大概總結(jié)下：BJT放大時輸入端是正向的PN結(jié)，電流較大；JFET放大時輸入端是反向的PN結(jié)，電流主要是漏電流，很小；CMOS放大時輸入端是絕緣的，直流電流最小。

扯得有點(diǎn)遠(yuǎn)，其實(shí)說這個主要是因?yàn)槲以诰W(wǎng)上看到幾款放大器芯片的偏置電流表格，它們之間差異是很大的，如下表：

可以看到，不同放大器直接的偏置電流差異很大，從pA到nA級別，成千上萬倍的差異。

翻了下上面這幾個放大器的手冊，挑了3個沒特殊處理偏置電流的放大器，看了看OPA627，OPA350，OPA211等 3個放大器的輸入級，如下圖：

OPA627-JFET-5pA：

OPA350-CMOS-10pA：

OPA211-BJT-125nA：

結(jié)合前面的表格，大致可以看出2點(diǎn)：

1、Bipolar結(jié)構(gòu)的偏置電流Ib是最高的， nA級別；而JFET和CMOS差不多，都是pA級別的（有特殊處理的除外）。

2、JFET和CMOS的溫漂非常嚴(yán)重，溫度最高值相對于典型值有幾百倍甚至上千倍，也就是溫漂非常高（OPA129，OPA333專門處理過的除外），而BJT（Bipolar）溫漂相對較小，最高溫度時相對典型值也就2-3倍左右。

結(jié)合前面的表格，這里不禁有兩個疑問：

1、前面不說CMOS的輸入阻抗要比JFET的阻抗要高嗎？為啥偏置電流差不多呢？

2、為啥CMOS和JFET結(jié)構(gòu)的偏置電流溫漂達(dá)到幾百上千倍，而BJT（Bipolar）結(jié)構(gòu)的偏置電流溫漂只有2-3倍？

這兩個問題可以在TI的文檔《有關(guān)運(yùn)算放大器設(shè)計(jì)主題的博客文章匯編》里面的第8節(jié)和第9節(jié)找到答案。

文檔下載鏈接是這個：

https://www.ti.com.cn/cn/lit/eb/zhct321/zhct321.pdf?ts=1676037417171

意思大致如下：

因?yàn)镃MOS和JFET的輸入阻抗太高了，導(dǎo)致很容易受到靜電導(dǎo)致?lián)舸p壞，所以一般都會加上ESD管。

如下圖的CMOS輸入結(jié)構(gòu)。因?yàn)镃MOS本身柵極是絕緣的，說流入電流基本為0沒問題，即阻抗特別特別高。但是因?yàn)镋SD保護(hù)加了保護(hù)二極管子D1和D2，正常情況下，它倆都是反偏的，那么就有反向漏電流，這個電流自然比CMOS本身柵極絕緣體的電流要高，因此，實(shí)際CMOS的偏置電流就由這兩個管子的差值決定。

這其實(shí)也就解釋了上面的第一個問題——為什么CMOS和JFET結(jié)構(gòu)的放大器，偏置電流量級是差不多的？因?yàn)樗鼈兊钠秒娏鞫际欠雌玃N結(jié)的漏電流形成的。

除此之外，我們還可以看到下面這些：

根據(jù)基爾霍夫電流定律，輸入節(jié)點(diǎn)電流和為0，我們忽略CMOS柵極絕緣體（gs之間）基本為0的電流，那么流進(jìn)放大器的電流就是下管電流減去上管電流。

并且容易想到，如果Vin輸入電壓靠近正電源軌道+Vs，那么上管D1的反向電壓就比較小，而D2的反向電壓就比較大，如果D1和D2的工藝完全一樣，比如D1的漏電電流要小于D2的漏電流，那么自然IB就是流進(jìn)放大器的，即IB為正值。

反之，如果Vin的輸入電壓靠近負(fù)電源軌-Vs，那么D1的電壓就要大于D2電壓，D1的電流也就大于D2的電流，那么IB就是流出放大器，即IB為負(fù)值。

因此我們最終看到右邊的曲線，IB在靠近-Vs時是負(fù)的，而靠近+Vs時是正的。這說明什么呢？說明了，這個放大器的偏置電流的方向，還跟輸入端的共模電壓有關(guān)系。

我們再看JFET的輸入極

前面JFET的結(jié)構(gòu)我們已經(jīng)知道了，N溝通的JFET處于放大的時候，輸入級電流是往外流的，當(dāng)然，D1和D2依然有漏電流。

但是TI文檔《有關(guān)運(yùn)算放大器設(shè)計(jì)主題的博客文章匯編》里面指出：輸入晶體管的柵極是一個二極管結(jié)，它的泄漏電流通常為輸入偏置電流的主導(dǎo)來源。輸入柵極結(jié)通常更大，因此泄漏電流也比保護(hù)二極管更大。因此，輸入偏置電流更多的時候是單向的。它可能會發(fā)生變化，具體取決于放大器。

所以JFET輸入級的偏置電流是單向的，是往外流的。

這里發(fā)覺得好像有一個錯誤，因?yàn)樯蠄D中OPA140曲線中的IB都是正值，按理說往運(yùn)放外部流應(yīng)該是負(fù)值，上圖中左邊的英文解釋（Ib would likely flow of N-channel JFET）也說明了這個電流是往外的。

溫漂的問題

至于前面提到的為什么CMOS和JFET輸入級的偏置電流溫漂這么大，到這里應(yīng)該就是顯然的問題了，因?yàn)樗鼈z產(chǎn)生的原因都是PN結(jié)的反向漏電流。

這玩意跟二極管的反向漏電流的溫漂一樣：溫度每升高10℃，漏電流增加1倍，典型值一般是25℃時候的，溫度升高到125℃，那么就有10個10℃，增加的倍數(shù)就是2^10=1024，這可不就上千倍了嘛。

bipolar結(jié)構(gòu)的溫漂為什么這么小呢？大概只有2~3倍左右的樣子，這個也比較容易看出來。以前面的OPA211為例子。

可以看到，輸入級底下是個恒流源，雖然它也是晶體管構(gòu)成的，有溫漂，但肯定不會發(fā)生數(shù)量級的變化，那么輸入級的兩個晶體管的Ic電流也就不會飄得太多，最終輸入偏置電流IB也就不會飄得太多。

輸入失調(diào)電流 ? 說完了偏置電流，失調(diào)電流就簡單了。同失調(diào)電壓產(chǎn)生的原因相同，半導(dǎo)體工藝難以做到輸入兩個晶體管的完全匹配，導(dǎo)致流入輸入級晶體管的電流有差別，因此也就有了失調(diào)電流。

推薦一本正在看的書——《運(yùn)算放大器參數(shù)解析與LTspice應(yīng)用仿真》，還不錯，運(yùn)放的各種參數(shù)講得挺明白，還有實(shí)例。

小結(jié)

本期主要說了下運(yùn)放輸入偏置電流是咋形成的，沒想到寫的還挺長，因?yàn)槲乙彩沁厡戇叢檫呄?，發(fā)現(xiàn)不知道的也就再去查查看看。至于開篇提到的5個問題，這篇內(nèi)容也就只能回答2個，剩下的3個留著下次吧。

小結(jié)如下：

1、不同運(yùn)放的偏置電流差異很大，是因?yàn)槠漭斎爰壍臉?gòu)造不同，簡單說就是它是用的BJT，還是JFET，還是CMOS。其中BJT的偏置電流最大，在nA級別，JFET和CMOS差不多，在pA級別（有專門的處理的除外）。

2、BJT結(jié)構(gòu)的偏置電流溫漂較小，而JFET和CMOS因?yàn)槠淦秒娏鞫际怯蒔N結(jié)反向漏電流形成的，因此溫漂較大。

3、不同運(yùn)放偏置電流的反向特性是不一樣的，有的都是向里，有的是向外，也有跟共模電壓有關(guān)系的，能里能外。

?？次椅恼碌男值軅儜?yīng)該知道，我一向是寫我是怎么想的，怎么查的，并不直接擺結(jié)論，很多觀點(diǎn)其實(shí)是結(jié)合我自身的知識體系，作出的一些延展，個人理解，目前來說，我自認(rèn)為它們都是正確的，因?yàn)榭梢匀谌氲轿业闹R體系。

所以呢，錯誤是難免的，如果兄弟們發(fā)現(xiàn)有啥問題，請留言指出來。

審核編輯：湯梓紅