?

　　由于計(jì)算機(jī)工業(yè)朝著能在1V下提供高達(dá)200A電流的DC-DC轉(zhuǎn)換器進(jìn)發(fā)，因此，PCB布線技術(shù)需要滿足這個(gè)極具挑戰(zhàn)性的新興轉(zhuǎn)換器的要求。為了比較各種布線缺陷的影響，我們重點(diǎn)研究電路中寄生電感的影響，尤其是那些與開關(guān)MOSFET的源、漏、柵極相關(guān)的寄生電感。我們構(gòu)建了一個(gè)用于測試DC-DC轉(zhuǎn)換器的PCB，該轉(zhuǎn)換器可輸入12V DC并將其轉(zhuǎn)換為1.3V，輸出電流高達(dá)20A。我們使用插件板 (plug-in board) 進(jìn)行組裝，可以隨時(shí)分別或同時(shí)改變每個(gè)MOSFET電極處的電感(圖1)。我們選擇將電感數(shù)值作為專門設(shè)計(jì)的2英寸插件板總體電感的百分比，而非實(shí)際數(shù)值，因?yàn)椴季€人員只知道特定跡線的長度而未必知道其電感的數(shù)值。

?

　　試驗(yàn)設(shè)計(jì)

　　我們使用轉(zhuǎn)換器效率來度量這些寄生電感的影響。這是因?yàn)樾适菧y量DC-DC轉(zhuǎn)換器性能的標(biāo)準(zhǔn)指標(biāo)。試驗(yàn)分為如下部分：

　　調(diào)節(jié)MOSFET漏、源和柵極的各個(gè)電感值的比例系數(shù)，用測量其轉(zhuǎn)換效率的結(jié)果來觀察對同步整流器的影響。

　　通過上述任意兩項(xiàng)的組合，以了解它們之間的相互關(guān)系。

　　電感測試板具有43nH的電感量，一般被設(shè)置為 0%、25%、50%和100%。

　　在我們進(jìn)行的試驗(yàn)中，電感測試板上的寄生電阻影響很小，可忽略。由于寄生電感的有害影響與頻率有關(guān)，所以我們是在三種預(yù)置開關(guān)頻率下進(jìn)行試驗(yàn)：300kHz、600kHz和1MHz。這樣我們就可以認(rèn)識到在未來將設(shè)計(jì)從正常開關(guān)頻率轉(zhuǎn)移至更高頻率時(shí)對設(shè)計(jì)有何重要性。

　　大家都知道在功率電路中，所有跡線的長度必須保持最短，以避免電壓和電流的振鈴現(xiàn)象、降低電路板的總EMI，并避免對電路中“較穩(wěn)定”組件造成負(fù)面影響(特別是對模擬控制電路和相關(guān)組件)。另外，參考資料顯示控制MOSFET的源極電感對于源極電流下降時(shí)間的增加有著非線性影響，從而造成更大的功耗和更低的轉(zhuǎn)換效率 (見圖2)。

?

　　圖2中CH1是高端 (HS) MOSFET M1的柵極-接地處電壓。Ch2是同圖中HS MOSFET M1的源極-接地處電壓。圖2中M1跡線Ch1-Ch2的計(jì)算值，表示HS MOSFET的柵-源電壓。Ch3和Ch4分別是M2和M1的漏電流。

　　除上述現(xiàn)象外，源電感還會在開關(guān)節(jié)點(diǎn)處造成振鈴。

　　柵極和漏極電感在兩個(gè)電極上均會引起振鈴，并造成進(jìn)一步的損耗。每個(gè)循環(huán)相關(guān)的損耗P1可計(jì)算為

　　1/2×I2×L×fs

　　此處I是電感中的電流;L是寄生電感;fs是開關(guān)頻率，此時(shí)存儲在寄生電感器中的所有能量在振鈴過程中被耗散(見圖3)。

?

　　圖3 描述典型漏極寄生電感中的振蕩電流和電壓。注意在下一個(gè)開關(guān)周期開始之前電流和電壓波形趨向于零。儲存在電感器中的能量被轉(zhuǎn)換為相關(guān)寄生電阻的熱量。

　　最后，對于兩個(gè)或以上并聯(lián)MOSFET的情況，源極電感的不平衡會導(dǎo)致電流分布不平衡，進(jìn)而造成更大的損耗，使效率更低。