? ? ? ?一.前言

? ? ? ?造成IR違例的原因分以下三類：

? ? ? ?1.電流I大，這個(gè)和cell的選取（驅(qū)動(dòng)能力，Vt類型）以及設(shè)計(jì)（翻轉(zhuǎn)率，是否同時(shí)翻轉(zhuǎn)等）相關(guān)；

? ? ? 2.電源網(wǎng)絡(luò)電阻比較大，可能是弱連接（缺孔，power net密度不夠等）導(dǎo)致；

? ? ? 3.電流和電源網(wǎng)絡(luò)電阻相乘結(jié)果比較大。

? ? ? ?對(duì)于后端工程師，如果說對(duì)電流大小能夠控制的措施不多，電源網(wǎng)絡(luò)電阻或者阻抗是可以在項(xiàng)目前期評(píng)估，選出比較合理的方案。本篇主要聊電源網(wǎng)絡(luò)背后的一些理論。

? ? ? ?電源網(wǎng)絡(luò)在設(shè)計(jì)的時(shí)候有兩個(gè)主要的目標(biāo)：

? ? ? ?1.晶體管獲得盡可能接近的供電電壓；

? ? ? ?2.占用最少的繞線資源.

? ? ? ?為了讓晶體管獲得盡可能接近的供電電壓，必須：

? ? ? ?1.控制IR drop；

? ? ? ?2.控制di/dt響應(yīng)。

?

? ? ? ? 二.簡化的電源網(wǎng)絡(luò)

? ? ? ?為了最大限度地提高cell利用率，設(shè)計(jì)的電源網(wǎng)絡(luò)必須最大限度的減少繞線的congestion和整體面積的消耗。任何電源網(wǎng)絡(luò)都有電壓損失和電流需求。在滿足器件、電路和系統(tǒng)在其規(guī)格范圍內(nèi)正常運(yùn)行的要求的同時(shí)必須限制電壓損失。下圖中的電路演示了電源網(wǎng)絡(luò)中的 IR 壓降現(xiàn)象。

? ? ? ?Rvdd 和 Rvss 代表電源和接地網(wǎng)絡(luò)的電阻。電阻是金屬線（metal wire）電阻和互連（interconnect）電阻的總和。當(dāng)設(shè)計(jì)電源網(wǎng)絡(luò)時(shí)，最小化電阻通常是首先要考慮的。上圖中的電流源是一個(gè)變量，代表了設(shè)計(jì)中物理單元的電流消耗。這個(gè)電流由AC和DC分量組成，且有效電流隨時(shí)間變化。因此，電阻兩端的電壓會(huì)發(fā)生變化，反過來，器件上的電壓也會(huì)發(fā)生變化。除了為器件提供盡可能多的電壓之外，還必須限制這種變化。

? ? ? ?下圖是一個(gè)RC電路，在其設(shè)計(jì)中包含了電源網(wǎng)絡(luò)電阻對(duì)瞬態(tài)電壓響應(yīng)的影響。電源網(wǎng)絡(luò)的電阻 Rvdd 和反相器的固有電阻 Rinv 串聯(lián)，加上器件和接地網(wǎng)絡(luò)的集總電容。

? ? ? ?電源網(wǎng)絡(luò)任何電阻的增加都會(huì)導(dǎo)致整個(gè)電路響應(yīng)的減慢，反相器的開關(guān)性能下降。優(yōu)化電源網(wǎng)絡(luò)時(shí)，您必須最小化 Rvdd。

? ? ? ?除了IR壓降和反相器充電現(xiàn)象外，下面模型開始考慮設(shè)計(jì)中 di/dt 響應(yīng)。因此，您必須考慮電感效應(yīng)，這會(huì)將簡化的電源網(wǎng)絡(luò)轉(zhuǎn)變?yōu)閺?fù)雜的電源網(wǎng)絡(luò)。

?

? ? ? ?三.?電壓、電容、電感、電流

? ? ? ?1.電壓注意事項(xiàng)

? ? ? ?以下兩個(gè)方程是計(jì)算電壓時(shí)考慮的因素：

? ? ? 電阻是電源網(wǎng)絡(luò)電壓損失的主要原因。電源網(wǎng)絡(luò)中的電阻越高，網(wǎng)絡(luò)中的電壓降就越大，從而導(dǎo)致到達(dá)給定器件的電壓更小。因此，器件必須承受足夠大的電壓，以便有足夠的電流。限制 IR 壓降的目標(biāo)是針對(duì)設(shè)計(jì)的平均電流要求提供足夠的電流。

? ? ? ?還必須考慮電感效應(yīng)。所有設(shè)計(jì)在信號(hào)和電源或地面網(wǎng)絡(luò)都具有片上電感。高頻和高功率密度設(shè)計(jì)使電感影響在亞微米技術(shù)節(jié)點(diǎn)上越來越重要。大信號(hào)電阻在低頻時(shí)可以支配阻抗并減輕電感效應(yīng)。由于低電阻、高頻率和高電流的組合，電感效應(yīng)會(huì)影響電源。

? ? ? 2.電流注意事項(xiàng)

? ? ? 每個(gè)設(shè)計(jì)都有電流需求的變化，即電流隨時(shí)間變化。時(shí)變電流會(huì)改變電阻器兩端的電壓。電感也起作用，但您必須考慮電流需求的變化。存在的總電流是時(shí)變電流加上靜態(tài)電流設(shè)計(jì)的漏電流。

? ? ??下圖顯示了包含上升沿觸發(fā)的時(shí)序和組合元素的典型模塊的最終電流波形與時(shí)鐘的關(guān)系。時(shí)鐘上升沿對(duì)應(yīng)的峰值信號(hào)電流是正在導(dǎo)通的開關(guān)器件的總和。

? ? ? ?必須提供足夠的電流以滿足信號(hào)切換要求。將峰值電流計(jì)算作為連續(xù)供電目標(biāo)是過度設(shè)計(jì)。一個(gè)好的設(shè)計(jì)實(shí)踐是：

? ? ? ?1.滿足平均電流要求；

? ? ? ?2.以恒定電源的平均功耗要求為目標(biāo)；

? ? ? ?3.在需要的地方分配裕量以滿足峰值電流和功耗的動(dòng)態(tài)需求。

? ? ? ?電源網(wǎng)絡(luò)的設(shè)計(jì)考慮了 IR 壓降和電感效應(yīng)或 di/dt。IR 壓降考慮針對(duì)平均電流要求，di/dt 考慮針對(duì)瞬時(shí)電流要求。

? ? ? ?3.電壓和電流的關(guān)系

? ? ? 必須注意電壓和電流之間的關(guān)系。以下等式顯示了電壓和電流的相互依賴性：

? ? ??電源網(wǎng)絡(luò)的 IR 壓降考慮旨在提供設(shè)計(jì)的平均電流要求。

?

? ? ? ?4.電容注意事項(xiàng)

? ? ? ?電容是電荷存儲(chǔ)器件，它們可以提供電流。當(dāng)電流從電容器放電時(shí)，電壓降為：

? ? ? ?可以在幾個(gè)主要位置找到電源和地之間的寄生電容：

? ? ? ?1.在金屬電源線和地線之間；

? ? ? ?2.在N阱和襯底之間；

? ? ? ?3.在器件之間。

? ? ? ?通常，去耦電容被添加到模塊中以提供該瞬時(shí)電流。此步驟減少了直接從電源網(wǎng)絡(luò)汲取的功耗。

? ? ? 5.電感注意事項(xiàng)

? ? ? 電感僅在存在時(shí)變電流時(shí)影響電壓。在開關(guān)活動(dòng)期間存在時(shí)變電流。任何開關(guān)信號(hào)都將電流從輸入通過電源網(wǎng)絡(luò)傳送到輸出。此步驟創(chuàng)建一個(gè)電流回路。電感L與該回路的面積 A 成正比?？梢酝ㄟ^最小化該回路的面積來最小化電感。

? ? ? 6.整體電源網(wǎng)絡(luò)

? ? ? ?一般整個(gè)電源網(wǎng)絡(luò)由二維網(wǎng)格組成。頂部網(wǎng)格是頂部兩層 M(top) 和 M(top-1) 上的粗粒度（course-grain）網(wǎng)格。該網(wǎng)格解決了 IR 壓降。下面的網(wǎng)格是 M2 和 M3 上的細(xì)粒度（fine-grain）網(wǎng)格，滿足設(shè)計(jì)的 di/dt 要求。上下網(wǎng)格中的每一層都包含電源和地straps。這些straps必須均勻分布。每個(gè)網(wǎng)格層之間的通孔的頻率取決于設(shè)計(jì)的功耗密度。

?

? ? ? 四.電源網(wǎng)絡(luò)怎么處理 IR Drop、EM、di/dt、電感的？

? ? ? 1.解決 IR Drop

? ? ? 一般推薦使用兩個(gè)厚的頂部金屬層來充分解決電壓 (IR) 降。這些層是 M(top) 和 M(top-1)。它們很寬，提供高電容和低電阻，這對(duì)電力網(wǎng)絡(luò)都是有利的。目標(biāo)是用這兩個(gè)金屬層完全解決所有 IR 壓降。

? ? ? ?具有高速和高功耗密度的設(shè)計(jì)可能需要更多層來滿足 IR 壓降要求。即使使用工藝允許的最厚和最寬的頂部金屬，設(shè)計(jì)也可能需要更多層。這些設(shè)計(jì)可能需要將 M(top-2) 添加到上部網(wǎng)格。設(shè)計(jì)可能仍不滿足 IR 壓降要求?？梢詫?M(top-3) 重復(fù)添加到上格以滿足 IR 壓降要求。

?

? ? ? ?2.解決EM

? ? ? ?可以在上下網(wǎng)格上使用間隔緊密的窄straps，以幫助防止 EM。在典型的設(shè)計(jì)中，與較不頻繁地放置較寬的straps相比，更頻繁地放置窄straps會(huì)阻止更少的布線資源。較寬的金屬比窄金屬更適合 EM，因?yàn)閷捊饘俚碾娮栎^小。如果放置許多窄straps，平行線的總有效電阻小于較寬、頻率較低的帶的有效電阻。

? ? ? ?通常，上部網(wǎng)格用于 IR 壓降，下部網(wǎng)格用于 di/dt。設(shè)計(jì)階段與 EM 指南一起確定所需straps的數(shù)量、寬度和頻率。如果這些網(wǎng)格是完整的，但您仍然無法滿足 EM 準(zhǔn)則，可以執(zhí)行以下操作：

? ? ? ?1.對(duì)于當(dāng)幾個(gè)單元緊密放置時(shí)在高驅(qū)動(dòng)單元周圍發(fā)生的局部 EM 問題，請(qǐng)?jiān)谙虏烤W(wǎng)格上添加額外的straps。這些高驅(qū)動(dòng)單元的優(yōu)點(diǎn)是引腳密度低，并且不會(huì)阻塞很多本地繞線資源。

? ? ? ?2.對(duì)于高驅(qū)動(dòng)單元中的 EM 問題，放置一個(gè)簡單的totem pole。將 VIA 放置在上部網(wǎng)格、下部網(wǎng)格和可選的單元電源軌之間，從頂部網(wǎng)格向下。

? ? ? ?3.對(duì)于全局 EM 問題，您必須使用類似于解決 IR 壓降問題的方法解決頂部網(wǎng)格。為了滿足 EM 要求，如果頂部網(wǎng)格的層不能更窄和更緊密地間隔，則使用更多層。

?

? ? ? ?3.解決?di/dt

? ? ? ?一般建議在 M2 和 M3 上使用細(xì)粒度網(wǎng)格，以滿足設(shè)計(jì)的瞬時(shí)電流要求。設(shè)計(jì)可以從頂部電源網(wǎng)格中提取此電流。但是，此步驟可能會(huì)導(dǎo)致延遲，因?yàn)殡娏鞅仨毻ㄟ^過孔進(jìn)出頂部的兩個(gè)金屬層。這個(gè)較低網(wǎng)格的參考目標(biāo)是防止邊緣率下降超過 10%。這種退化是解決 di/dt 的主要問題。提供這種較低的網(wǎng)格可以更快地訪問存儲(chǔ)在設(shè)計(jì)中的寄生電容和去耦電容中的電流。盡管較低的金屬層比頂部網(wǎng)格中的層更窄（寬度和厚度），但要通過的過孔更少。因此，總電阻小于從頂部網(wǎng)格汲取電流時(shí)的電阻。然而，下金屬層電阻可以大于上金屬層。

? ? ? ?straps之間的距離越小，di/dt 響應(yīng)越好。將這些straps彼此靠近放置，以便在各個(gè)方向上快速到達(dá)更多電容位置。然而，下部網(wǎng)格的間距絕不能比單元本身內(nèi)包含的電源軌更緊密。如果這個(gè)網(wǎng)格太緊，就會(huì)阻塞太多的繞線資源。

? ? ? 4.解決電感

? ? ??電感隨著電流返回路徑的面積而增加?？梢酝ㄟ^以下方式最小化當(dāng)前返回路徑的面積：

? ? ? ?1.在下部網(wǎng)格上均勻分布straps；

? ? ? ?2.在下部網(wǎng)格上緊密間隔straps。

? ? ? ?這些步驟提供了規(guī)則和附近的電流路徑以減少電感。均勻分布的straps還可以減少局部繞線擁塞。雖然寬線的電阻比窄線低，電感通常較大。

?

? ? ? ?五.電源網(wǎng)絡(luò)總結(jié)

? ? ? ?最有效的電源網(wǎng)絡(luò)由兩個(gè)電源網(wǎng)絡(luò)組成，一個(gè)上電源網(wǎng)絡(luò)和一個(gè)下電源網(wǎng)絡(luò)。每個(gè)網(wǎng)格由兩個(gè)正交方向的金屬層組成。

? ? ? ?下面總結(jié)了上面的網(wǎng)格：

? ? ? ? 1.解決 IR Drop；

? ? ? ? 2.解決全局EM ；

? ? ? ? 3.使用頂部厚金屬層。

? ? ? ??下面總結(jié)了下面的網(wǎng)格：

? ? ? ? 1.解決di/dt；

? ? ? ? 2.解決局部EM；

? ? ? ? 3.解決信號(hào)電感；

? ? ? ? 4.使用較低的薄金屬層。

?

審核編輯：劉清