設(shè)備、材料和封裝技術(shù)的進(jìn)步都會(huì)導(dǎo)致問(wèn)題。

汽車供應(yīng)鏈上的企業(yè)遍布全球，越來(lái)越多的企業(yè)將自身的非核心業(yè)務(wù)外包給第三方企業(yè)，因而汽車供應(yīng)鏈的結(jié)構(gòu)也更加復(fù)雜化。但是，汽車供應(yīng)鏈日益全球化，復(fù)雜化，多級(jí)化，精益化的特點(diǎn)，以及車企和供應(yīng)鏈對(duì)精益生產(chǎn)的追求和運(yùn)營(yíng)的精細(xì)化，導(dǎo)致供應(yīng)鏈本身的彈性不足，這增加了汽車供應(yīng)鏈網(wǎng)絡(luò)運(yùn)營(yíng)環(huán)境的不確定性。

對(duì)于每個(gè)新節(jié)點(diǎn)，都必須考慮額外的物理影響，但并非所有這些影響都具有相同的關(guān)鍵級(jí)別。這些影響里被更頻繁提及的一種是自熱。

所有設(shè)備都會(huì)消耗電力，當(dāng)它們這樣做時(shí)，它就會(huì)變成熱量?！氨举|(zhì)上，所有有源器件都會(huì)在載流子移動(dòng)時(shí)產(chǎn)生熱量，從而為電流通過(guò)柵極創(chuàng)造通道，”西門子 EDA Calibre 設(shè)計(jì)解決方案集團(tuán) DRC 應(yīng)用營(yíng)銷總監(jiān) John Ferguson 說(shuō)?！霸跉v史悠久的 CMOS 時(shí)代，這些影響在很大程度上是可控的，因?yàn)樵跂艠O捕獲的熱量有一條相對(duì)簡(jiǎn)單的路徑可以通過(guò)硅襯底消散。不幸的是，CMOS 方法最終遇到了物理限制，在這種情況下它無(wú)法繼續(xù)在可靠運(yùn)行的同時(shí)持續(xù)縮小尺寸?！?/p>

縮放比例也有影響?！爸钡?20 世紀(jì) 90 年代，這個(gè)問(wèn)題還不是問(wèn)題，”Synopsys TCAD 產(chǎn)品組的研究員 Victor Moroz 說(shuō)?！澳鞘且?yàn)槿藗兡軌蚪档?a target="_blank">電源電壓，這確實(shí)有助于降低功耗。但一旦人們發(fā)現(xiàn)技術(shù)的局限性，就無(wú)法將電源電壓降低到遠(yuǎn)低于 0.7V 左右?！?/p>

自熱與活動(dòng)有關(guān)。Cadence 產(chǎn)品管理總監(jiān) Jay Madiraju 表示：“芯片最活躍部分的自熱效應(yīng)最高，這給設(shè)計(jì)人員帶來(lái)了額外的瓶頸?！薄爱?dāng)電路運(yùn)行時(shí)，設(shè)備和互連的溫度會(huì)根據(jù)活動(dòng)量增加。當(dāng)設(shè)備在運(yùn)行過(guò)程中消耗功率時(shí)，它會(huì)產(chǎn)生熱量。類似地，對(duì)于金屬互連，溫度升高將由在互連中流動(dòng)的電流通過(guò)電阻損耗產(chǎn)生熱量（即焦耳熱）引起。這兩個(gè)因素都會(huì)導(dǎo)致產(chǎn)生熱量?！?/p>

收縮使事情變得更糟。“隨著設(shè)備和電線的幾何尺寸減小，電流密度增加，”Lightelligence 的物理設(shè)計(jì)負(fù)責(zé)人 Rob Kuhn 說(shuō)?！斑@加劇了自熱及其對(duì)性能和可靠性的相關(guān)影響。同樣在高級(jí)節(jié)點(diǎn)中，finFET 和納米線器件會(huì)進(jìn)一步增加自熱，因?yàn)閷?dǎo)熱性會(huì)降低并且熱量會(huì)長(zhǎng)時(shí)間滯留在器件附近?！?/p>

材料有影響。“制造器件所用材料的變化導(dǎo)致熱效應(yīng)進(jìn)一步增加，”Cadence 的 Madiraju 說(shuō)。“例如，低 K 電介質(zhì)比以前的金屬間電介質(zhì)具有更高的熱阻。自熱開(kāi)始成為 65nm 以下傳統(tǒng)節(jié)點(diǎn)設(shè)計(jì)的一個(gè)問(wèn)題，并且隨著特征尺寸的縮小而變得更具挑戰(zhàn)性，特別是對(duì)于先進(jìn)節(jié)點(diǎn)工藝，即 finFET 設(shè)計(jì)?！?/p>

形狀也會(huì)產(chǎn)生問(wèn)題。Ansys 研發(fā)總監(jiān) Tianhao Zhang 表示：“FinFET 新型三維結(jié)構(gòu)的自熱效應(yīng)比平面器件更為顯著?！薄按送?，finFET 結(jié)構(gòu)中使用的材料的導(dǎo)熱性差，以及難以從被介電材料包圍的隔離鰭片散熱到基板，導(dǎo)致 finFET 器件的溫度更高。反過(guò)來(lái)，這會(huì)對(duì)互連線造成更高的熱耦合效應(yīng)。”

雖然縮放有助于解決一些問(wèn)題，但其他問(wèn)題會(huì)變得更糟。Synopsys 的 Moroz 說(shuō)：“自 finFET 推出以來(lái)，功率密度變得足夠大，人們注意到并開(kāi)始擔(dān)心它?！薄?a target="_blank">晶體管密度每年增加大約 10% 到 15%。一個(gè)晶體管的功耗降低很慢，因?yàn)槿藗冊(cè)谝稽c(diǎn)一點(diǎn)地改進(jìn)技術(shù)。當(dāng)你減少幾何形狀時(shí)，電容也會(huì)減少。功耗主要與電容有關(guān)，因?yàn)樗须娐范荚谇袚Q。無(wú)論何時(shí)切換，都必須為電容充電，而該電容來(lái)自你要切換的下一個(gè)晶體管。每次給它充電或放電時(shí)，能量都會(huì)沿著其他組件（電線）傳遞。因此，當(dāng)你減小晶體管尺寸時(shí)，晶體管電容會(huì)減小，從而幫助降低功耗。而且因?yàn)樗鼈兏?，它們之間的電線變得更短，這也有幫助。但它跟不上密度的提高，總的來(lái)說(shuō)你會(huì)看到你的功率密度在不斷增加?！?/p>

當(dāng)設(shè)備產(chǎn)生熱量時(shí)，熱量會(huì)通過(guò)封裝、電路板和散熱器散發(fā)出去。西門子的 Ferguson 說(shuō)：“新材料和與硅散熱器直接相互作用最少的非常薄的層增加了熱阻?！薄斑@使得散熱變得更加困難。因此，設(shè)備被迫在更高且可能增加的溫度負(fù)載下工作。這些高溫會(huì)影響器件的閾值電壓和性能，最終導(dǎo)致可靠性挑戰(zhàn)。3D-IC 設(shè)計(jì)的趨勢(shì)可能會(huì)進(jìn)一步加劇這個(gè)問(wèn)題，進(jìn)一步增加總散熱路徑?！?/p>

熱量的產(chǎn)生和散熱必須平衡?！翱紤]圖 1（下圖），”Moroz說(shuō)。“在某個(gè)時(shí)候，你開(kāi)始操作設(shè)備，溫度會(huì)上升，直到它飽和并在這個(gè)平衡點(diǎn)變得穩(wěn)定。這是因?yàn)槟惚仨毠芾硇酒墓β暑A(yù)算，以免整個(gè)芯片過(guò)熱。如果查看單個(gè)開(kāi)關(guān)，并從一個(gè)平面晶體管（在左側(cè)）開(kāi)始，它會(huì)打開(kāi)然后關(guān)閉。在局部，晶體管溫度會(huì)先高后低，再高又低。當(dāng)人們改用 finFET（中）時(shí)，總體上沒(méi)有任何變化，因?yàn)樗匀蝗Q于你的功率預(yù)算和電路活動(dòng)以及封裝的散熱能力。但是finFET有一個(gè)窄鰭，與平面相比，它的導(dǎo)熱和散熱能力不如平面，因此局部溫度會(huì)升高?，F(xiàn)在人們正在改用環(huán)柵（右），熱量更難從它們中逸出，因?yàn)樗鼈兒苄〔⑶冶徊粚?dǎo)電的東西包圍著。所以在本地，有一個(gè)更大的問(wèn)題。但對(duì)于芯片規(guī)模，沒(méi)有任何改變。”

圖 1：芯片溫度和自熱。

熱量是芯片的殺手。即使溫度沒(méi)有高到足以毀壞設(shè)備，該設(shè)備也會(huì)受到長(zhǎng)期影響?！皩?duì)于設(shè)備而言，自熱會(huì)影響遷移率和閾值電壓，這反過(guò)來(lái)會(huì)限制設(shè)備性能并增加功耗，”Lightelligence的 Kuhn 說(shuō)?！盁彷d流子注入、隨時(shí)間變化的電介質(zhì)擊穿 (TDDB) 和負(fù)偏置溫度不穩(wěn)定性 (NBTI) 會(huì)降低設(shè)備的長(zhǎng)期可靠性。電線的固有電阻隨著溫度的升高而增加，這會(huì)通過(guò)減慢數(shù)據(jù)傳輸來(lái)影響芯片性能。隨著時(shí)間的推移，自熱還會(huì)加速電遷移效應(yīng)，從而導(dǎo)致芯片故障。隨著技術(shù)的進(jìn)步，這兩種趨勢(shì)都會(huì)惡化。”

行動(dòng)計(jì)劃

與所有問(wèn)題一樣，越早了解問(wèn)題，處理起來(lái)就越容易，成本也就越低。過(guò)早老化設(shè)備的問(wèn)題不僅需要對(duì)設(shè)計(jì)采取糾正措施，還需要成本更高的現(xiàn)場(chǎng)更換有缺陷的部件。

Ferguson概述了三個(gè)總體原則：

對(duì)設(shè)備行為的熱影響進(jìn)行建模，以準(zhǔn)確模擬預(yù)制造

使用任何和所有方法來(lái)減少總熱影響

尋找替代的消散路徑

“由于對(duì)芯片可靠性和性能的高度不利影響，對(duì)任何芯片或系統(tǒng)級(jí)封裝 (SiP) 的熱流進(jìn)行建模至關(guān)重要，”Kuhn 說(shuō)。“Ansys 和 Cadence 等公司提供的工具在這一領(lǐng)域變得越來(lái)越重要，因?yàn)樗鼈兪乖O(shè)計(jì)人員能夠識(shí)別可靠性和性能問(wèn)題，并通過(guò)增加導(dǎo)線尺寸（降低電阻）和提高基板導(dǎo)熱性等技術(shù)來(lái)緩解這些問(wèn)題”

所有分析都從模型開(kāi)始。Cadence 高級(jí)產(chǎn)品經(jīng)理 Art Schaldenbrand 表示：“設(shè)備建模[CMC] 已經(jīng)認(rèn)識(shí)到考慮自熱的必要性，最近的設(shè)備模型 BSIM-C 和 BSIM-I 包括自熱效應(yīng)?！薄斑@些模型連同模擬器的增強(qiáng)功能，可以計(jì)算設(shè)備和互連中消耗的功率。代工廠通常會(huì)為高級(jí)節(jié)點(diǎn)工藝提供具有自加熱功能的模型。設(shè)計(jì)人員在使用 SPICE 仿真時(shí)可以考慮自熱對(duì)其設(shè)計(jì)的影響，從而深入了解電路性能由于其操作而發(fā)生的變化。雖然設(shè)計(jì)人員可以在仿真中包含自熱效應(yīng)，但存在仿真性能成本，因此他們需要在如何分析熱效應(yīng)方面具有戰(zhàn)略意義。

圖 2：IC 封裝互連結(jié)構(gòu)的溫度曲線。來(lái)源：Cadence

其他簡(jiǎn)化可能導(dǎo)致悲觀的結(jié)果?！靶酒暇鶆虻淖顗那闆r環(huán)境溫度通常過(guò)于悲觀，”Ansys 的 Zhang 說(shuō)?！耙@得準(zhǔn)確、高分辨率的結(jié)果，甚至基于金屬層的環(huán)境溫度，以及自熱是分析電路可靠性所必需的?！?/p>

模擬晶體管自熱是否足夠？“你產(chǎn)生的熱量與阻力成正比，”Moroz說(shuō)。“對(duì)于電線，每微米會(huì)有幾十歐姆。如果查看信號(hào)網(wǎng)，它就是將開(kāi)關(guān)連接到下一個(gè)開(kāi)關(guān)的電線。這通常是幾微米長(zhǎng)，而該網(wǎng)的電阻將是幾百歐姆。一個(gè)晶體管，它有兩種狀態(tài)。兩個(gè)階段之間有一個(gè)瞬態(tài)，但兩個(gè)狀態(tài)是開(kāi)和關(guān)。在關(guān)閉狀態(tài)下，它具有兆歐姆電阻。在開(kāi)啟狀態(tài)下，通常它具有幾千歐姆的電阻。它支配著導(dǎo)線電阻。所以，如果一根電線是 100 歐姆，而你的開(kāi)關(guān)是 10 千歐姆，那么電線會(huì)產(chǎn)生熱量，但要少 100 倍。”

雖然信號(hào)線的自熱本身可能不是問(wèn)題，但熱耦合會(huì)增加這些溫度。Ansys 的 Zhang 表示：“電線的更高溫度對(duì)可靠性構(gòu)成了挑戰(zhàn)，因?yàn)闉檫@些電線定義了更小的允許電流以滿足預(yù)期的平均無(wú)故障時(shí)間 (MTTF)?！薄斑@是電遷移造成的故障，隨著時(shí)間的推移會(huì)產(chǎn)生不希望的開(kāi)路或短路。”

電力網(wǎng)絡(luò)中的電線有不同的問(wèn)題。“電源網(wǎng)絡(luò)比信號(hào)網(wǎng)絡(luò)復(fù)雜得多，”Ansys 產(chǎn)品營(yíng)銷總監(jiān) Marc Swinnen 說(shuō)?！靶盘?hào)線是點(diǎn)對(duì)點(diǎn)或多點(diǎn)的，但電力網(wǎng)是網(wǎng)格。你無(wú)法使用相同的求解器來(lái)求解它。你必須使用類似SPICE 的電路模擬器。網(wǎng)絡(luò)很大。在一個(gè)有 500 億個(gè)晶體管的芯片上，你有 500 億個(gè)電源和接地點(diǎn)需要連接。這比整個(gè)美國(guó)的電網(wǎng)還要復(fù)雜。每一小段電線都必須建模為一個(gè)電阻器，所以有數(shù)千億個(gè)電阻器，必須減少數(shù)量才能模擬它。只有這樣才能準(zhǔn)確判斷電流流向何處以及每個(gè)點(diǎn)的電壓。EM 分析是免費(fèi)的——這是一個(gè)可靠性問(wèn)題，但你需要知道流過(guò)所有電線的電流。這也與溫度有關(guān)，因此需要了解全球溫度，而這取決于散熱器和環(huán)境。但是整個(gè)芯片的溫度各不相同。過(guò)去它被認(rèn)為是整個(gè)芯片的單一溫度，但現(xiàn)在我們需要進(jìn)行熱建模并包括焦耳自熱。”

減少供暖影響的最直接方法是減少活動(dòng)。這通常被稱為暗硅?！案叨朔?wù)器封裝每平方厘米可耗散約 50 瓦，”Moroz說(shuō)。“關(guān)鍵是你在芯片上使用一小部分開(kāi)關(guān)，不要超過(guò)它。否則，它會(huì)過(guò)熱。如果你看看今天的技術(shù)，你可以用大約 1% 的活動(dòng)因子來(lái)實(shí)現(xiàn)這種功耗。這聽(tīng)起來(lái)可能很糟糕，但它正在變得更糟，并且在一點(diǎn)一點(diǎn)地下降，每年下降 5% 或 10%?！?/p>

這一切都始于早期的系統(tǒng)分析?！傲私饽愕墓β暑A(yù)算始于復(fù)雜的芯片-封裝-電路板協(xié)同設(shè)計(jì)，”Zhang 說(shuō)。“后期的熱問(wèn)題會(huì)導(dǎo)致大的 ECO 循環(huán)、難以解決的問(wèn)題，甚至是設(shè)計(jì)失敗。為了克服這個(gè)問(wèn)題，應(yīng)在早期設(shè)計(jì)階段考慮熱效應(yīng)，包括熱感知功能塊放置和熱熱點(diǎn)評(píng)估。這種考慮不僅有助于產(chǎn)生最佳設(shè)計(jì)，還有助于降低自熱影響并提高整體設(shè)計(jì)可靠性?！?/p>

散熱變得越來(lái)越困難，尤其是對(duì)于多芯片系統(tǒng)。“你有一些凸點(diǎn)將芯片連接到電路板，”Moroz說(shuō)?！叭缓笥幸恍┥崞骺梢詭椭闵?。中間有硅，它是一個(gè)很好的導(dǎo)熱體，所以各處的熱量會(huì)很均勻，你就等著封裝散熱?，F(xiàn)在，如果拿起那塊芯片，開(kāi)始在上面堆東西，這種材料的熱導(dǎo)率是多少？如果它是電介質(zhì)，那就是個(gè)問(wèn)題，因?yàn)樗菬崽右莸念~外屏障，所以必須確保電介質(zhì)沒(méi)有那么糟糕?！?/p>

結(jié)論

自熱可能不是當(dāng)今電路設(shè)計(jì)人員面臨的最大問(wèn)題，但問(wèn)題已經(jīng)增長(zhǎng)到足以引起人們的關(guān)注，而且它們?cè)谖磥?lái)只會(huì)變得更糟。新設(shè)備、新材料和新封裝技術(shù)都在加速這個(gè)問(wèn)題，如果最大活性因子繼續(xù)下降，任何封裝中都會(huì)面臨這個(gè)問(wèn)題。

編輯：黃飛

?